半导体器件及其制造方法技术

本申请公开了半导体器件及其制造方法。半导体器件包括衬底和半导体层。半导体层设置于衬底之上。半导体层包括有源区以及与有源区连接的终端区。半导体层在有源区形成有掺杂区，以及在终端区还形成有扩展区，掺杂区与扩展区相连。掺杂区的离子掺杂浓度大于扩展区的离子掺杂浓度。其中，扩展区包括第一扩展区和第二扩展区。在沿远离掺杂区的方向上，第一扩展区与掺杂区相连，第二扩展区与第一扩展区相连。半导体层具有远衬底的表面。在远离表面的方向上，第一扩展区具有第一厚度，第一厚度保持一致。第二扩展区具有第二厚度，第二厚度沿远离掺杂区的方向逐渐减小。通过上述方式，本申请能够简化终端区域的结构，降低设计和工艺难度，降低成本。降低成本。降低成本。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本申请涉及半导体
，特别是涉及半导体器件及其制造方法。

技术介绍

[0002]功率器件有着高电压高电场高电流的特性，设计适合的终端区域达到有效分散源区的电场对功率器件来说至关重要，且与器件的可靠性息息相关。相关技术中，功率器件的终端区域会采用场环式或者结终端扩展式的结构，以期将终端区域的电场分散。但目前功率器件终端区域的结构复杂，设计难度和工艺难度较高，制造成本较高。

技术实现思路

[0003]本申请的实施例提供半导体器件及其制造方法，能够简化终端区域的结构，降低设计和工艺难度，降低成本。
[0004]第一方面，本申请实施例提供一种半导体器件。半导体器件包括衬底和半导体层。半导体层导电类型为第一导电类型，设置于衬底之上。半导体层包括有源区以及与有源区连接的终端区。半导体层在有源区远离衬底，且靠近终端区的部分，形成有掺杂区。半导体层在终端区远离衬底，且靠近有源区的部分，形成有扩展区。掺杂区与扩展区相连。掺杂区为第二导电类型，扩展区为第二导电类型，第二导电类型与第一导电类型相反。掺杂区的离子掺杂浓度大于扩展区的离子掺杂浓度。
[0005]其中，扩展区包括第一扩展区和第二扩展区，在沿远离掺杂区的方向上，第一扩展区与掺杂区相连，第二扩展区与第一扩展区相连。半导体具有远离衬底的表面。在远离表面的方向上，第一扩展区具有第一厚度，第一厚度保持一致。第二扩展区具有第二厚度，第二厚度沿远离掺杂区的方向逐渐减小。
[0006]第二方面，本申请实施例提供一种半导体器件的制造方法。半导体器件的制造方法包括：
[0007]提供外延片，外延片包括衬底和在设置在衬底上的半导体层，半导体层为第一导电类型。
[0008]在半导体层上形成第一掩膜层，在第一掩膜层上形成第一光阻层。
[0009]去除部分第一掩膜层和第一光阻层，形成第一窗口，第一窗口的底部为半导体层，第一窗口的两侧边为第一掩膜层并且以与半导体层表面呈夹角的方式向远离半导体层的方向延伸。
[0010]通过第一窗口在半导体层中形成扩展区，扩展区包括一靠近衬底的底边和与底边相连的两侧边，其中两侧边以与半导体层表面呈夹角的方式从底边向远离衬底的方向延伸，扩展区为第二导电类型，第一导电类型和第二导电类型相反。
[0011]在半导体层表面形成第二掩膜层，在第二掩膜层上形成第二光阻层，其中，第二掩膜层用于界定有源区和终端区，终端区在有源区一侧并与有源区相连，第二掩膜层的投影覆盖扩展区的底边的一段并向远离有源区的方向覆盖扩展区的一侧边。
[0012]在有源区形成掺杂区，掺杂区与扩展区相连且导电类型相同，掺杂区的掺杂浓度大于扩展区的掺杂浓度。
[0013]本申请的有益效果是：区别于现有技术的情况，在半导体层的有源区形成有掺杂区。半导体层的导电类型为第一导电类型。掺杂区的导电类型为第二导电类型。第一导电类型与第二导电类型相反。如此能够在半导体层的有源区形成半导体器件的主结。在终端区设置第二导电类型的扩展区，并且使扩展区和掺杂区连接。如此能够使有源区的主结在扩展区的影响下在半导体器件的表面扩展。其中，扩展区包括第一扩展区和第二扩展区，第一扩展区在远离掺杂区的方向上的第一厚度保持一致，第二扩展区的第二厚度逐渐减小。第一扩展区能够使有源区的主结在半导体器件的表面扩展。第二扩展区由于厚度逐渐减小，在第二扩展区的影响下，主结的扩展呈现出渐变的趋势。如此，在第一扩展区和第二扩展区的配合下，能够使主结能够在半导体器件的表面呈现渐变式的扩展，从而起到良好的分散电场的效果。本申请中，终端区的第一扩展区和第二扩展区结构简单，可以通过较为简单的工艺制作，进而降低了半导体器件制造成本。
附图说明
[0014]图1是本申请半导体器件实施例的剖面结构示意图；
[0015]图2是半导体器件注入参数与击穿电压之间关系的示意图；
[0016]图3是图1所示半导体器件电场与横向距离之间的示意图；
[0017]图4是本申请半导体器件制造方法步骤的示意图；
[0018]图5是本申请半导体器件制造方法中制造的半成品的剖面示意图；
[0019]图6是本申请半导体器件制造方法中制造的半成品的剖面示意图；
[0020]图7是本申请半导体器件制造方法中制造的半成品的剖面示意图；
[0021]图8是本申请半导体器件制造方法中制造的半成品的剖面示意图；
[0022]图9是本申请半导体器件制造方法制造的成品的剖面示意图。
具体实施方式
[0023]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0024]需要说明的是，本申请半导体器件实施例中，一些区域为第一导电类型，另一些区域为第二导电类型。其中第一导电类型和第二导电类型相反。半导体领域中，导电类型包含P型掺杂和N型掺杂两种相反的导电类型。导电类型为P型的半导体中载流子是空穴，导电类型为N型的半导体中载流子是电子。第一导电类型是指P型掺杂或N型掺杂的其中一种类型，第二导电类型是指P型掺杂和或N型掺杂中的另一种类型。
[0025]参阅图1，图1是本申请半导体器件1实施例的剖面示意图。本申请半导体器件1实施例包括衬底10、半导体层20和电极90。半导体层20位于衬底10之上，电极90位于半导体层20之上。
[0026]衬底10的材料可以为硅、碳化硅或者氮化硅中的任意一种，在此不做具体限定。衬
底10的导电类型为第一导电类型。衬底10的离子掺杂浓度大于半导体层20的离子掺杂浓度。具有衬底10的半导体器件1有较高的稳定性和可靠性。衬底10能够用于供半导体层20生长。半导体层20具有有源区21(图1中虚线左侧的部分)以及与有源区21连接的终端区22(图1中虚线右侧的部分)。有源区21远离衬底10的一侧设置有掺杂区30。掺杂区30的导电类型为第二导电类型。半导体层20除掺杂区30和扩展区40外的部位的导电类型为第一导电类型。
[0027]半导体层20设置于衬底10之上。半导体层20可以通过化学沉积或者物理沉积的方式生长于衬底10之上。半导体层20的材料为硅、碳化硅或者氮化硅中的任意一种。半导体层20的厚度为1
‑
100微米。半导体层20的离子掺杂浓度为1
×
10
14
–5×
10
16
cm
‑3。半导体层20能够在后续的制造中进行离子注入等工艺，从而在半导体层20形成不同的功能区域，以实现半导体器件1相应的功能。半导体层20包括有源区21以及与有源区21连接的终端区22。有源区21可以设置有源器件，形成半导体器件1的主结，实现半导体器件1的主要功能。终端区22能够将主结进行扩展，实现电场的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底；半导体层，导电类型为第一导电类型，设置于所述衬底之上，所述半导体层包括有源区以及与所述有源区连接的终端区；所述半导体层在所述有源区远离所述衬底，且靠近所述终端区的部分，形成有掺杂区；所述半导体层在所述终端区远离所述衬底，且靠近所述有源区的部分，形成有扩展区，所述掺杂区与所述扩展区相连，所述掺杂区为第二导电类型，所述扩展区为第二导电类型，所述第二导电类型与所述第一导电类型相反；所述掺杂区的离子掺杂浓度大于所述扩展区的离子掺杂浓度；其中，所述扩展区包括第一扩展区和第二扩展区，在沿远离所述掺杂区的方向上，所述第一扩展区与所述掺杂区相连，所述第二扩展区与所述第一扩展区相连，所述半导体层具有远离所述衬底的表面，在远离所述表面的方向上，所述第一扩展区具有第一厚度，所述第一厚度保持一致，所述第二扩展区具有第二厚度，所述第二厚度沿远离所述掺杂区的方向逐渐减小。2.根据权利要求1所述的半导体器件，其特征在于：所述第二扩展区的横截面由第一边界、第二边界和第三边界围合形成，所述第一边界为所述半导体层的所述表面，所述第二边界与所述第一边界垂直并与所述第一扩展区相连，所述第三边界与所述第一边界之间的夹角为5
‑
20度。3.根据权利要求2所述的半导体器件，其特征在于：所述第一边界的长度为5
‑
15微米。4.根据权利要求1所述的半导体器件，其特征在于：在远离所述掺杂区的方向上，所述第一扩展区的在所述半导体层的所述表面的延伸长度为20
‑
30微米。5.根据权利要求1所述的半导体器件，其特征在于：所述第一扩展区的厚度为0.8
‑
1.2微米。6.根据权利要求1所述的半导体器件，其特征在于：所述掺杂区的厚度大于所述第一扩展区的第一厚度。7.根据权利要求1所述的半导体器件，其特征在于：所述第一扩展区与所述第二扩展区在相连处的厚度相同。8.根据权利要求1所述的半导体器件，其特征在于：所述掺杂区的离子掺杂浓度为1
×
10
18
–1×
10
20
cm
‑3。9.根据权利要求1所述的半导体器件，其特征在于：所述扩展区的离子掺杂剂量为1.1
×
10
13
‑
2.2
×
10
13
cm
‑2。10.根据权利要求1所述的半导体器件，其特征在于：所述衬底的材料为硅、碳化硅或者氮化硅中的任意一种，所述半导体层的材料为为硅、碳化硅或者氮化硅中的任意一种。11.一种半导体器件的制造方法，其特征在于，包括：提供外延片，所述外延片包括衬底和在设置在所述衬底上的半导体层，所述半导体层为第一导电类型；
在所述半导体层上形成第一掩膜层，在所述第一掩膜层上形成第一光阻层；去除部分所述第一掩膜层和所述第一光阻层，形成第一窗口，所述第一窗口的底部为所述半导体层，所述第一窗口的两侧边为所述第一掩膜层并且以与所述半导体层表面呈夹角的方式向远离所述半导体层的方向延伸；通过所述第一窗口在所述半导体层中形成扩...

【专利技术属性】
技术研发人员：苏奕哲，
申请(专利权)人：湖南三安半导体有限责任公司，
类型：发明
国别省市：