存储器编程方法以及数据存取方法技术

一种存储器编程方法，适用于具有多个多电平存储器单元的与非闪存。存储器编程方法包括：执行第一编程操作以将多电平存储器单元从初始状态编程至第一目标状态；设定标记位为第一状态以指示对应的多电平存储器单元已执行第一编程操作；执行第二编程操作以将多电平存储器单元从第一目标状态编程至第二目标状态；以及设定标记位为第二状态以指示对应的多电平存储器单元已执行第二编程操作。第一目标状态对应于第一存储数据并且具有第一临界电压范围，而第二目标状态对应于第一存储数据并且具有第二临界电压范围。

【技术实现步骤摘要】

本专利技术涉及一种存储器编程方法，特别是涉及一种与非闪存(NAND flash)的编程方法。
技术介绍
MND闪存是由日本东芝(Toshiba)公司在1989年所发表。NAND闪存为 非挥发性存储器，因此不需电力来维持数据的存储。此外，NAND闪存具有较 快的编程(program)与清除(erase)时间。在NAND闪存内，每个存^t单元(cell)所占的芯片面积较小，因此具有较高的存储密度。一般而言，NAND闪存可分为单电平存储单元(Single Level Cell, SLC ) 以及多电平存储单元(multi level cell, MLC),其中，多电平存储单元至 少可存储两位的数据(例如"00" 、 "01" 、 "10"或是"11"),因此 多电平存储单元具有较高的存储密度。图1A-图1C是显示传统上对多电平存储单元进行编程时的临界电压(threshold voltage, Vu，)的分布示意图，其中，多电平存储单元可存储两 位的数据，以及两位数据的最高有效位(most significant bit, MSB)以及 最4氐有效4立(least significant bit, LSB )分别对应于不同的页面(page ), 即不同的地址。举例来说，最低有效位对应于第一页面，而最高有效位对应 于第二页面，其中，第一页面(例如较低页面(lower page))在NAND闪存 内的地址低于第二页面(例如较高页面(叩per page))。此外，两位数据 的逻辑状态为'11，对应于多电平存储单元的清除状态(erased state)， 以及多电平存储单元的清除状态亦为进行编程操作时的初始状态。图1A是显示传统上对多电平存储单元进行第一页面(即较低页面)编 程时临界电压的分布示意图。在执行第一页面编程操作之后，多电平存储单 元所存储的两位数据可以是逻辑状态'11，或是'10'。参考图1A,箭头A 是显示将多电平存储单元从逻辑状态'11，编程为逻辑状态'10，，其中，逻辑状态'10，以及'11，分别对应于不同的临界电压范围。接着，可继续5对其他相邻位线(bit line, BL )的多电平存储单元执行第 一页面的编程操 作。图1B是显示传统上对图1A所述的多电平存储单元进行第二页面(较高 页面)编程时的临界电压分布。如图1B所显示，在执行第二页面编程操作之 后，多电平存储单元所存储的两位数据可以是逻辑状态'11， 、 '01， 、 '10， 或是'00，。参考图1B，箭头B是显示将多电平存储单元从逻辑状态'11， 编程为逻辑状态'01，，而箭头C是显示将多电平存储单元从逻辑状态'10， 编程为逻辑状态'00，。接着，可继续对其他相邻位线的多电平存储单元执 行第二页面的编程操作。图IC是显示图IB中多电平存储单元受到耦合效应 (co叩ling effect)影响所产生的临界电压的偏移示意图。如图IC所显示， 当两位数据为逻辑状态'01，与'00，时，多电平存储单元容易受到其它相 邻多电平存储单元的第二页面的编程#:作以及浮动4册极(floating gate, FG ) 的耦合效应的干扰而导致实际临界电压范围与理想临界电压范围具有位移 V,",i的误差存在。此外，当两位数据为逻辑状态'10，时，多电平存储单元 容易受到其它相邻多电平存储单元的第一页面与第二页面的编程操作以及浮 动栅极的耦合效应的干扰而导致实际临界电压范围与理想临界电压范围具有 位移V。^t2的误差存在。当临界电压的位移量越大，执行编程所需要的临界电 压范围(介于最大临界电压V^以及最小临界电压V^之间)也会跟着增加。 因此，需要一种存储器编程方法能降低临界电压的误差。
技术实现思路
本专利技术提供一种存储器编程方法，适用于具有多个多电平存储器单元的 一与非闪存。上述存储器编程方法包括执行一第一编程操作，将上述多电 平存储器单元从一初始状态编程至一第一目标状态，其中，上述第一目标状 态对应于一第一存储数据并且具有一第一临界电压范围，其中，上述第一临 界电压范围介于一第一电压以及一第二电压之间，以及上述第二电压大于上 述第一电压；在上述与非闪存设定一标记位为一第一状态以指示对应的上述 多电平存储器单元已执行上述第一编程操作；执行一第二编程操作，将上述 多电平存储器单元从上述第一目标状态编程至一第二目标状态，其中，上述 第二目标状态对应于上述第一存储数据并且具有一第二临界电压范围，其中，上述第二临界电压范围介于上述第二电压以及一第三电压之间，以及上述第 三电压大于上述第二电压；以及设定上述标记位为一第二状态以指示对应的上述多电平存储器单元已执行上述第二编程操作。再者，本专利技术提供一种数据存取方法，适用于具有多个多电平存储器单元的一与非闪存。上述数据存取方法包括执行一第一编程操作，将上述多电平存储器单元从一初始状态编程至一第一目标状态，其中，上述第一目标 状态对应于一两位数据的一第一逻辑状态并且具有一第一临界电压范围，其 中，上述第一临界电压范围介于一第一电压以及一第二电压之间，以及上述第二电压大于上述第一电压；在上述与非闪存设定一标记位为一第一状态以 指示对应的上述多电平存储器单元已执行上述第一编程操作；执行一第二编 程操作，将上述多电平存储器单元从上述第一目标状态编程至一第二目标状 态，其中，上述第二目标状态对应于上述第一逻辑状态并且具有一第二临界 电压范围，其中，上述第二临界电压范围介于上述第二电压以及一第三电压 之间，以及上述第三电压大于上述第二电压；设定上述标记位为一第二状态 以指示对应的上述多电平存储器单元已执行上述第二编程操作；执行一读取 操作以获得上述多电平存储器单元的一读取临界电压；以及根据上述读取临 界电压以及上述标记位判断存储在上述多电平存储器单元的一两位数据的逻 辑状态。附图说明图1A是显示传统上对多电平存储单元进行第一页面编程时临界电压的 分布示意图1B是显示对图1A所述的多电平存储单元进行第二页面编程时的临界 电压分布；图1C是显示图1B中多电平存储单元受到耦合效应影响所产生的临界电 压的偏移示意图2A是显示根据本专利技术一实施例所述对多电平存储单元进行第一页面 编程时临界电压的分布示意图2B是显示根据本专利技术实施例所述对多电平存储单元进行第二页面编 程时临界电压的分布示意图、C是显示图M中多电平存储单元受到耦合效应影响所产生的临界电 压的偏移示意图3是显示根据本专利技术一实施例所述的存储器编程方法；以及图4是显示根据本专利技术一实施例所述的读取方法。附图符号说明300、 400 -方法S310-S340、 S410-S430 -步骤Vi-V广电压V,-最大临界电压Ln 最小临界电压Voffseu、Voffset广位移 Vth 临界电压。具体实施例方式为让本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举 出较佳实施例，并配合附图，作详细说明如下。实施例图2A是显示根据本专利技术一实施例所述对多电平存储单元进行第一页面 (即较低页面)编程时临界电压的分布示意图。在执行第一页面编程操作之后，多电平存储单元所存储的两位数据可以是逻辑状态'ir或是'io，。相较于传统逻辑状态'10，的临界电压范围(如图1A所显示，临界电压范围本文档来自技高网...

【技术保护点】
一种存储器编程方法，适用于具有多个多电平存储器单元的一与非闪存，包括：　执行一第一编程操作，将上述多电平存储器单元从一初始状态编程至一第一目标状态，其中，上述第一目标状态对应于一第一存储数据并且具有一第一临界电压范围，其中，上述第一临 界电压范围介于一第一电压以及一第二电压之间，以及上述第二电压大于上述第一电压；　在上述与非闪存设定一标记位为一第一状态以指示对应的上述多电平存储器单元已执行上述第一编程操作；　执行一第二编程操作，将上述多电平存储器单元从上述第一 目标状态编程至一第二目标状态，其中，上述第二目标状态对应于上述第一存储数据并且具有一第二临界电压范围，其中，上述第二临界电压范围介于上述第二电压以及一第三电压之间，以及上述第三电压大于上述第二电压；以及　设定上述标记位为一第二状态以指 示对应的上述多电平存储器单元已执行上述第二编程操作。

【技术特征摘要】

【专利技术属性】
技术研发人员：杜君毅，曾德彰，荒川秀贵，中山武志，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]