【技术实现步骤摘要】
金属浮栅存储器及其制造方法
[0001]本专利技术涉及一种半导体集成电路制造方法，特别涉及一种金属浮栅存储器。本专利技术还涉及一种金属浮栅存储器的制造方法。
技术介绍
[0002]随着微电子技术的发展,闪存(Flash)存储器也面临了一系列的挑战,如更低的功耗,更快的速度,更高的集成度等。对于传统多晶硅(poly)浮栅(floating gate，FG)存储器而言,多晶硅浮栅的厚度随着器件特征尺寸的减小而同步减薄,这使得具有高能量的入射电子增多。大量的高能入射电子对阻挡氧化层造成损伤,产生更多的陷阱和缺陷,影响器件的可靠性。为了克服这一问题,以金属替代多晶硅作为浮栅的方案被提出来,因此对金属浮栅存储器性能的研究和改善得到了比较广泛的关注。
[0003]当前的工艺采用垂直的TiN作为浮栅的材料，水平电场引导式写操作和尖端TiN无电压耦合的擦操作，能极大提升擦写效率，但采用TiN金属材料作为浮栅结构，在后续高温工艺步骤后，容易造成TiN金属浮栅性能发生变化，尤其是尖端部分易被氧化，擦除速度偏慢
[0004]现有技
【技术保护点】
【技术特征摘要】
1.一种金属浮栅存储器，其特征在于：具有金属浮栅侧壁结构；所述金属浮栅侧壁结构形成于第一栅极沟槽中，所述第一栅极沟槽将底部的半导体衬底表面打开；所述金属浮栅侧壁结构包括：自对准形成于所述第一栅极沟槽侧面的第一氧化层以及第二氮化层，所述第一氧化层和所述第二氮化层叠加形成第一侧侧墙；以所述第二氮化层的第二侧面为自对准条件对底部的所述半导体衬底进行刻蚀形成的第二凹槽；第三隧穿氧化层自对准形成在所述第二氮化层的第二侧面和底部的所述第二凹槽的侧面并延伸到所述第二凹槽的底部表面；金属浮栅自对准形成在所述第三隧穿氧化层的第二侧面，所述金属浮栅和所述半导体衬底之间通过所述第三隧穿氧化层隔离；在所述金属浮栅的第二侧面形成有第二侧侧墙，所述第二侧侧墙由第一层侧墙和第二层侧墙叠加而成，所述第一层侧墙由第四氧化层和第五氮化层叠加而成，第二层侧墙由第六氧化层和第七氮化层叠加而成；所述金属浮栅侧壁结构呈ONO
‑
金属浮栅
‑
ONON结构，O表示氧化层，N表示氮化层，所述金属浮栅两侧的氮化层用于降低所述金属浮栅两侧的氧含量，从而保护所述金属浮栅的材料特性。2.如权利要求1所述的金属浮栅存储器，其特征在于：所述金属浮栅的材料包括TiN。3.如权利要求2所述的金属浮栅存储器，其特征在于：所述金属浮栅存储器还包括形成于所述半导体衬底表面上的字线栅，所述字线栅由第一栅介质层和第二栅极导电材料层叠加而成；所述第一栅极沟槽由两个相邻的所述字线栅的第二侧面之间的间隔区组成；漏区自对准形成在所述字线栅的第一侧面外的所述半导体衬底的表面区域中。4.如权利要求3所述的金属浮栅存储器，其特征在于：在所述第一栅极沟槽的两个侧面都形成有一个所述金属浮栅侧壁结构；在所述第一栅极沟槽内的两个所述金属浮栅侧壁结构之间的区域中形成有控制栅；所述金属浮栅的顶部表面高于所述控制栅的顶部表面；源区形成在所述第二凹槽的底部的所述半导体衬底的表面区域中，所述控制栅的底部和所述源区接触。5.如权利要求2所述的金属浮栅存储器，其特征在于：所述第一氧化层采用由HTO工艺形成HTO氧化层；所述第二氮化层采用由ALD工艺形成ALD氮化层；所述第三隧穿氧化层采用HTO氧化层；所述第四氧化层采用由ALD工艺形成ALD氧化层；所述第五氮化层采用ALD氮化层；所述第六氧化层采用HTO氧化层；所述第七氮化层采用ALD氮化层。6.如权利要求2所述的金属浮栅存储器，其特征在于：所述第二凹槽的深度为
7.如权利要求4所述的金属浮栅存储器，其特征在于：在所述金属浮栅的顶部表面之上形成有擦除栅，所述金属浮栅和所述擦除栅之间隔离有第一栅间介质层。8.一种金属浮栅存储器的制造方法，其特征在于：金属浮栅存储器具有金属浮栅侧壁结构，所述金属浮栅侧壁结构的形成步骤包括：步骤一、形成第一栅极沟槽，所述第一栅极沟槽将底部的半导体衬底表面打开；步骤二、依次形成第一氧化层和第二氮化层，所述第一氧化层形成于所述第一栅极沟槽的侧面和底部表面以及所述第一栅极沟槽的外侧表面，所述第二氮化层形成于所述第一氧化层的表面；步骤三、对所述第二氮化层进行全面刻蚀，使所述第二氮化层仅保留在所述第一栅极沟槽的侧面处的所述第一氧化层的第二侧面；由所述第一氧化层和所述第二氮化层叠加形成第一侧侧墙；步骤四、以所述第二氮化层为自对准条件...
【专利技术属性】
技术研发人员：顾珍，张磊，陈昊瑜，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。