设计支持系统、可读介质、半导体器件设计和制造方法技术方案

提供一种设计支持系统、可读介质、半导体器件设计和制造方法。 该设计支持系统包括栅极膜信息获取部件和最大容许天线比率设置部 件。该栅极膜信息获取部件获取有关已被设计的半导体器件的栅极绝 缘膜的厚度的信息。栅极绝缘膜厚度指的是物理膜厚度。该最大容许 天线比率设置部件根据通过该栅极膜信息获取部件获取的膜厚度信息 来设置用于栅电极的最大容许天线比率。因此，当根据栅极绝缘膜的 厚度改变最大容许天线比率时，设计半导体器件的设计者能够设置具 体值。

【技术实现步骤摘要】

本专利技术涉及一种设计支持系统、 一种计算机可读介质、半导体器 件设计方法和半导体器件制造方法。
技术介绍
象具有栅极绝缘膜和栅电极的晶体管的半导体器件包括被连接到栅电极的接触栓塞、上层布线和通孔。在制造这种半导体器件的工艺 中，电荷在被连接到栅电极的接触栓塞、上层布线和通孔中积聚，这 有可能引起电荷被放电至半导体衬底，并且，结果，引起栅极绝缘膜 劣化。为了防止这种问题，在设计半导体器件时，设置最大容许天线比 率。通过将栅电极和被连接到栅电极(在下文中被称作"天线电极") 的通孔和上层布线的面积除以栅极面积来计算天线比率。当设计半导 体器件的布线和通孔时，设计者确保它们的天线比率不超过为它们设 置的最大容许值。当最大容许天线比率过低时，布线设计中的灵活性 降低。在JP-A-2004-152929中公开的技术中，被应用于下述MOS晶体 管的天线标准没有被应用于下述其它MOS晶体管的天线标准那么严 格，其中所述MOS晶体管在包括在半导体器件中的具有不同栅极绝缘 膜厚度的MOS晶体管之中，并且其栅极绝缘膜厚度不超过预定膜厚度， 所述其它MOS晶体管也被包括于同一半导体器件中并且它们的栅极绝 缘膜厚度超过预定膜厚度。具体地，在JP-A-2004-152929中指出，应 用于其栅极绝缘膜薄于2.6nm即阈值膜厚度的下述MOS晶体管的天线 标准被使得没有那些应用到具有较厚栅极绝缘膜的MOS晶体管的天线标准严格，其中低于所述阈值膜厚度不会发生电荷隧穿。还指出，将不那么严格的设计标准应用于具有薄的栅极绝缘膜的MOS晶体管提高 了半导体器件设计和制造的灵活性。本专利技术人已经如下地意识到。根据以上现有技术，并不清楚如何 确定根据栅极绝缘膜的膜厚度而不同的最大容许天线比率。
技术实现思路
本专利技术提供一种设计支持系统，它包括栅极膜信息获取部件， 其获取栅极绝缘膜的膜厚度；和最大容许天线比率设置部件，其为位 于栅极绝缘膜上的栅电极设置最大容许天线比率并且根据通过栅极膜 信息获取部件读取的膜厚度而使得最大容许天线比率不同。本专利技术还提供一种存储在计算机中执行的程序的计算机可读介 质。所述程序包括获取栅极绝缘膜的膜厚度；和为位于栅极绝缘膜 上的栅电极设置最大容许天线比率并且根据通过栅极绝缘膜的第一函 数读取的膜厚度改变最大容许天线比率。本专利技术还提供一种设计半导体的方法。该方法包括产生将被连接 到栅电极的布线上的设计数据；使得计算机为栅电极设置最大容许天 线比率；使得计算机使用所述设计数据计算栅电极的天线比率；并且 使得计算机确定计算的天线比率等于还是小于最大容许天线比率并且 输出确定的结果。在设置最大容许天线比率的步骤中，计算机根据在 栅电极下面的栅极绝缘膜的膜厚度而改变最大容许天线比率。本专利技术还提供一种制造半导体器件的方法。该方法包括，利用以 上设计方法，设计包括栅极绝缘膜、栅电极和上层布线的半导体器件; 并且根据在设计步骤中设计的设计来制造所述半导体器件。根据本专利技术，当基于栅极绝缘膜的厚度来改变用于半导体器件的最大容许天线比率时，设计该半导体器件的设计者能够指定具体值。 附图简要说明结合附图从下面对某些优选实施例的说明，本专利技术的以上和其它 目的、优点和特征将更加明显，其中附图说明图1是根据本专利技术第一实施例的设计支持系统的功能性构造的框图2是被设计的半导体器件的平面视图； 图3是沿着图2的线A-A'截取的截面视图； 图4示出列出在设计数据库中存储的一部分设计数据的表； 图5示出在最大容许天线比率表中的示例数据组成(composition); 图6是示出在布线天线比率和栅极绝缘膜厚度(栅极膜厚度)之 间的关系的图7是示出在布线天线比率和栅极绝缘膜厚度(栅极膜厚度)之 间的关系的图8是表示在最大容许天线比率函数保持部件中保持的第一示例 函数的图9是表示在最大容许天线比率函数保持部件中保持的第二示例 函数的图IO是表示在最大容许天线比率函数保持部件中保持的第三示例 函数的图表-,图ll是用于解释使用所述设计支持系统设计半导体器件的方法的 流程图12是示出图11中所示的最大容许天线比率设置处理(S120) 的第一示例细节的流程图13是示出图11中所示最大容许天线比率设置处理(S120)的第二示例细节的流程图14是根据本专利技术第二实施例的设计支持系统的构造的框图； 图15是用于解释用于使用图14中所示设计支持系统设置最大容 许天线比率的第一示例处理的流程图-，图16是用于解释用于使用图14中所示设计支持系统设置最大容 许天线比率的第二示例处理的流程图；并且图17是用于解释根据本专利技术第三实施例的设计支持系统的操作的 流程图。具体实施例方式将在下面参考附图描述本专利技术的优选实施例。在附图中，同样的 元件和同样的处理步骤被分别地赋予同样的参考标号和同样的步骤标 号，并且在适于避免重复之处省略对它们的说明。第一实施例图1是根据本专利技术第一实施例的设计支持系统的功能性构造的框 图。该设计支持系统支持设计半导体器件。该设计支持系统包括栅极 膜信息获取部件260和最大容许天线比率设置部件280。栅极膜信息获 取部件260获取有关已被设计的半导体器件的栅极绝缘膜的厚度的信 息。栅极绝缘膜厚度指的是物理膜厚度。最大容许天线比率设置部件 280根据通过栅极膜信息获取部件280获取的膜厚度信息来为栅电极设置最大容许天线比率。因此，当根据栅极绝缘膜的厚度而改变最大容 许天线比率时，设计半导体器件的设计者能够设置具体值。这将在下 面详细地解释。图1中所示的设计支持系统具有输入部件200、设计部件210、设 计数据库(在下文中被称作"设计DB" ) 220、设计天线比率计算部 件240、栅极膜信息获取部件260、最大容许天线比率设置信息保持部 件265、最大容许天线比率设置部件280、确定部件300，和显示部件 320。输入部件200用于由设计者在将信息输入到设计支持系统时使用。 例如，其是键盘或者鼠标。从输入部件200输入的信息包括用于在设 计支持系统中使用的各种控制信息。设计部件210使用从输入部件200输入的信息而产生半导体器件设计数据。设计DB 220存储由设计部件 210产生的半导体器件设计数据。设计天线比率计算部件240使用存储 在设计DB 220中的设计数据计算设计的半导体器件的天线比率。栅极 膜信息获取部件260从设计DB 220读取在所设计半导体器件中使用的 栅极绝缘膜的厚度。最大容许天线比率设置信息保持部件265保持基于栅极绝缘膜的 厚度设置最大容许天线比率所需的信息。在本实施例中，最大容许天 线比率设置信息保持部件265包括最大容许天线比率表270和最大容 许天线比率函数保持部件340。最大容许天线比率表270保持对应于不 同栅极绝缘膜厚度的最大容许天线比率。最大容许天线比率函数保持 部件340保持表示下述函数的数据，所述函数包括表示栅极绝缘膜厚 度的独立变量和表示最大容许布线天线比率的因变量。最大容许天线比率设置部件280使用通过栅极膜信息获取部件 260获取的有关栅极绝缘膜厚度的信息和在最大容许天线比率设置信 息保持部件265中保持的信息来设置最大容许天线比率。确定部件300 确定通过设计天线比率计算部件240计算的天线比率等于还是低于通 本文档来自技高网...

【技术保护点】
一种设计支持系统，包括：　栅极膜信息获取部件，所述栅极膜信息获取部件获取栅极绝缘膜的膜厚度；和　最大容许天线比率设置部件，所述最大容许天线比率设置部件为位于所述栅极绝缘膜上的栅电极设置最大容许天线比率并且根据通过所述栅极膜信息获 取部件获取的所述膜厚度而使得所述最大容许天线比率不同。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：相泽宏一，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP