【技术实现步骤摘要】
本专利技术涉及半导体器件、半导体器件设计方法、记录用于执行半导体器件设计方法的程序的记录介质和半导体器件设计支持系统，特别涉及能够防止半导体工艺在形成金属布线时由发生在等离子体步骤中的天线效应引起的天线故障的半导体器件、半导体器件设计方法、半导体器件设计方法记录介质和半导体器件设计支持系统。在近来的半导体工艺布线步骤中，已经使用了各种等离子体技术。代表性的等离子体技术包括例如，在布线层构图时的干法腐蚀，在多层布线步骤中的布线层绝缘膜的等离子体TEOS膜淀积等，这将在以下称为等离子体步骤。例如，当执行等离子体腐蚀时，如果扩散层没有与金属布线连接，则等离子体电荷积累在金属布线中，电流流进与金属布线连接的晶体管的栅氧化膜。该电流会使栅氧化膜毁坏，并因为栅氧化膜的膜质量变化而使晶体管特性变化，或者使热载流子寿命下降。这种现象称为“天线效应”，由天线效应引起的故障以下称为“天线故障”。这种天线故障也是由于金属布线侧壁的天线效应引起的。为了简单说明，只考虑金属布线的区域。当超小型化时这种天线故障继续恶化下去；因素如下首先，晶体管的栅氧化膜本身很薄，并且与常规工艺相比栅氧...
【技术保护点】
一种半导体器件，通过组合和布置预先登记的功能块并根据所给的逻辑电路说明确定布线图形来形成，所述半导体器件包括：至少包括具有与第一功能块的输入管脚连接的第一导电类型扩散层和与第二电源连接的第二导电类型阱的第一导电类型二极管，和具有与该输入 管脚连接的第二导电类型扩散层和与第一电源连接的第一导电类型阱的第二导电类型二极管之一的第一功能块；包括与第一功能块相同的逻辑和相同的驱动能力但不含有所述第一或第二导电类型二极管的第二功能块，其中，当天线比是引到栅极的布线导体的面积和 栅极的面积之间的比时，根据引到输入管脚和栅极的布线导体是否是超过所述半导体器件中可容许的...
【技术特征摘要】
JP 1998-4-7 94993/981.一种半导体器件，通过组合和布置预先登记的功能块并根据所给的逻辑电路说明确定布线图形来形成，所述半导体器件包括至少包括具有与第一功能块的输入管脚连接的第一导电类型扩散层和与第二电源连接的第二导电类型阱的第一导电类型二极管，和具有与该输入管脚连接的第二导电类型扩散层和与第一电源连接的第一导电类型阱的第二导电类型二极管之一的第一功能块；包括与第一功能块相同的逻辑和相同的驱动能力但不含有所述第一或第二导电类型二极管的第二功能块，其中，当天线比是引到栅极的布线导体的面积和栅极的面积之间的比时，根据引到输入管脚和栅极的布线导体是否是超过所述半导体器件中可容许的天线比的天线比，而选择使用第一功能块或第二功能块。2.一种半导体器件，通过组合和布置预先登记的功能块并根据所给的逻辑电路说明确定布线图形来形成，所述半导体器件包括中继器功能块，其每个包括缓冲器和反相器中的至少一个；和具有与缓冲器或反相器的输入管脚连接的第一导电类型扩散层和与第二电源连接的第二导电类型阱的第一导电类型二极管，和包括与该输入管脚连接的第二导电类型扩散层和与第一电源连接的第一导电类型阱的第二导电类型二极管；其中，当天线比是引到栅极的布线导体的面积和栅极的面积之间的比时，如果在所述半导体器件中引到栅极的布线导体是超过所述半导体器件中可容许的天线比，至少一个中继器功能块被插入该布线导体的任意一点。3.根据权利要求2的半导体器件，其特征在于中继器功能块包括串联的两个缓冲器或反相器。4.根据权利要求3的半导体器件，其特征在于包含在中继器功能块中的两个缓冲器或反相器中输出端的一个具有比输入缓冲器或反相器大的驱动能力。5.一种半导体器件，通过组合和布置预先登记的功能块并根据所给的逻辑电路说明确定布线图形来形成，其中，功能块不用的输入管脚经过包含第一导电类型扩散层和第一导电类型阱的衬底接触或包含第二导电类型扩散层和第二导电类型阱的衬底接触引到第一或第二电源。6.一种半导体器件，通过组合和布置预先登记的功能块并根据所给的逻辑电路说明确定在多个布线层上分布的布线图形来形成，其中，当引到栅极的布线导体的面积和栅极的面积之间的比被假设是天线比时，限定引到每个布线层中的栅极的每个布线导体的面积或布线长度，使得该布线导体的天线比小于所述半导体器件中基本容许的天线比的一半，并且被分割成至少三部分。7.一种半导体器件，通过组合和布置预先登记的功能块并根据所给的逻辑电路说明确定在第一布线层到第n布线层的多个布线层上分布的布线图形来形成，其中n是任意正整数，其中，当天线比是引到栅极的布线导体的面积和栅极面积之间的比时，如果所述半导体器件中引到栅极并在第i布线层中具有长布线的布线导体的天线比超过所述半导体器件中可容许的天线比，第i布线层中的长布线在栅极附近被切割，把第i布线层中从栅极到切割点的短布线导体和切割点前面的第i布线层中的长布线导体通过长度至少为第i布线层上顶层的第j布线层(i＜j≤n)中两栅格长的桥布线导体连接来形成布线导体，其中一个栅格容许布置一个布线导体的最小宽度。8.一种半导体器件设计方法，用于通过组合和布置预先登记的功能块并根据所给逻辑电路说明确定布线图形形成半导体器件，所述设计方法包括预先登记第一功能块和第二功能块的登记步骤，其中第一功能块具有包括与该功能块的输入管脚连接的第一导电类型扩散层和与第二电源连接的第二导电类型阱的第一导电类型二极管，或包括与该输入管脚连接的第二导电类型扩散层和与第一电源连接的第一导电类型阱的第二导电类型二极管，第二功能块具有与第一功能块相同的逻辑和相同的驱动能力但不含有第一或第二导电类型二极管；当天线比是引到栅极的布线导体的面积和栅极的面积之间的比时，确定引到输入管脚和栅极的布线导体是否超过所述半导体器件中可容许的天线比的确定步骤；和如果所述确定步骤确定输入管脚引到了超过所述天线比的栅极，选择使用第一功能块的选择步骤。9.一种半导体器件设计方法，用于通过组合和布置预先登记的功能块并根据所给逻辑电路说明确定布线图形形成半导体器件，所述设计方法包括登记中继器功能块的登记步骤，其中每个中继器功能块具有缓冲器或反相器和包括与缓冲器或反相器的输入管脚连接的第一导电类型扩散层和与第二电源连接的第二导电类型阱的第一导电类型二极管，或包括与该输入管脚连接的第二导电类型扩散层和与第一电源连接的第一导电类型阱的第二导电类型极管；当天线比是引到栅极的布线导体的面积和栅极的面积之间的比时，确定所述半导体器件中引到栅极的布线导体是否超过所述半导体器件中可容许的天线比的确定步骤；和如果该布线导体超过所容许的天线比，把一个或多个中继器功能块插入该布线导体的任意点的插入步骤。10.根据权利要求9的半导体器件设计方法，其特征在于中继器功能块包括串联的两个缓冲器或反相器。11.根据权利要求10的半导体器件设计方法，其特征在于包含在中继器功能块中的两个缓冲器或反相器中输出端的一个具有比输入缓冲器或反相器更大的驱动能力。12.一种半导体器件设计方法，用于通过组合和布置预先登记的功能块并根据所给逻辑电路说明确定布线图形形成半导体器件，所述设计方法包括以下步骤制造含有第一导电类型扩散层和第一导电类型阱的衬底接触或含有第二导电类型扩散层和第二导电类型阱的衬底接触，从而功能块的不用的输入管脚经过衬底接触与第一或第二电源连接。13.一种半导体器件设计方法，用于通过组合和布置预先登记的功能块并根据所给逻辑电路说明确定在多个布线层上分布的布线图形来形成半导体器件，所述设计方法包括以下步骤当引到栅极的布线导体的面积和栅极的面积之间的比被假设是天线比时，限定每个布线层中引到栅极的每个布线导体的面积或布线长度，使得该布线导体的天线比小于所述半导体器件中基本容许的天线比的一半并将其分割成至少三部分用于布线。14.一种半导体器件设计方法，用于通过组合和布置预先登记的功能块并根据所给逻辑电路说明确定布线图形形成半导体器件，所述设计方法包括确定在第二导电类型阱上第一导电类型扩散层和接触能或不能被布置的位置或在第一导电类型阱上第二导电类型扩散层和接触能或不能被布置的位置作为每个功能块的形状数据；当天线比是引到栅极的布线导体的面积和栅极的面积之间的比时，确定所述半导体器件中引到栅极的布线导体是否超过所述半导体器件中可容许的天线比的确定步骤；和如果该布线导体超过所容许的天线比，把包括与布线导体连接的第一导电类型扩散层和与第二电源连接的第二导电类型阱的第一导电类型二极管或包括与该布线导体连接的第二导电类型扩散层和与第一电源连接的第一导电类型阱的第二导电类型二极管选择插入可布置的位置或不是不可布置的位置中的插入步骤。15.一种半导体器件设计方法，用于通过组合和布置预先登记的功能块并根据所给逻辑电路说明确定在第一布线层到第n布线层的多个布线层上分布的布线图形来形成半导体器件，其中n是任意正整数，所述设计方法包括当天线比是引到栅极的布线导体的面积和栅极的面积之间的比时，确定在所述半导体器件中引到栅极并在第i布线层中具有长布线的布线导体是否超过所述半导体器件中可容许的天线比的确定步骤；和如果该布线导体超过所容许的天线比，把栅极附近第i布线层中的长布线切割，把第i布线层中从栅极到切割点的短布线导体和切割点前面的第i布线层中的长布线导体通过长度至少为第i布线层上顶层的第j布线层(i＜j≤n)中两栅格长的桥布线导体连接形成布线导体的插入步骤，其中一个栅格指容许布置一个布线导体的最小宽度。16.根据权利要求15的半导体器件设计方法，其特征在于所述插入步...
【专利技术属性】
技术研发人员：石仓聪，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。