运算放大器及降低运算放大器的偏移电压的方法技术

一种运算放大器及降低运算放大器的偏移电压的方法，该运算放大器包括一输入级电路、一反馈电路、一固定级电路以及一输出级电路。该输入级电路放大所接收的一正差动输入电压与一负差动输入电压而分别产生一第一正差动输出电压与一第一负差动输出电压。该反馈电路依据该正差动输入电压与该负差动输入电压产生等于该第一正差动输出电压的一参考正差动输出电压。该固定级电路具有一对称结构，且均等地放大该参考正差动输出电压与该第一负差动输出电压而分别产生一第二负差动输出电压与一第二正差动输出电压。该输出级电路依据该第二正差动输出电压与该第二负差动输出电压的差额输出一输出电压。本发明专利技术可同时提供高增益并降低偏移电压。

【技术实现步骤摘要】

本专利技术有关于电路设计，特别有关于运算放大器(Operational amplifier)的电 路设计。
技术介绍
运算放大器是一种差动模式输入(differential input)、单端输出 (single-ended output)的高增益电压放大器。亦即，一般来说运算放大器于两差动输入端 分别接收一正差动输入电压与一负差动输入电压，并将正差动输入电压与负差动输入电压 的差额电压以高增益放大后输出于一输出端。由于运算放大器的电压增益非常大(增益范 围从数百至数万倍不等)，且成本低廉，因此广泛应用于家电、工业以及科学仪器领域，例如 用于加法、乘法等运算电路中。由于运算放大器是用以放大两输入电压的差额电压，因此用以接收两输入电压 的两差动输入端的电路必须维持一相同的共模直流电压(common mode DC voltage) 0若 运算放大器两差动输入端的电路的直流电压有差异，此直流电压差称为偏移电压(Offset voltage)。由于偏移电压会影响两输入电压的差额，并且于增益放大后造成输出电压的误 差，因此运算放大器的设计者必须尽量降低其偏移电压，以避免降低运算放大器的效能。运算放大器的偏移电压由两因素决定。其中一因素为芯片生产过程中所造成的运 算放大器的元件的不匹配所造成的电压差，称之为随机偏移电压。另一因素为运算放大器 本身电路设计上的元件不对称所造成电压差，称之为系统偏移电压。随机偏移电压可通过 放大运算放大器所包含的晶体管元件的尺寸而降低。系统偏移电压则须通过尽量降低运算 放大器电路的元件不对称而降低。运算放大器的偏移电压可依下式计算而得 <formula>formula see original document page 7</formula>其中、与分别是PM0S晶体管(作为差动输入)与NM0S晶体管(作为负载镜 像电流源)的跨导参数，I是偏压电流，o2(AVTp)为PM0S晶体管的临界电压的方差(标准 偏差数的平方)，o2(AVTn)是NM0S晶体管的临界电压的方差。02(A 是PM0S晶体管 的跨导方差，o2(A 是NM0S晶体管的跨导方差，O2(A Ap)是PM0S晶体管的沟道长度 调制系数的方差，o2(A An)是NM0S晶体管的沟道长度调制系数的方差。VDSp是输入PM0S 晶体管的VDS、VDSn是输入NM0S晶体管的VDS。上式中等号右边的第3项可通过降低偏压电 流I而减小，等号右边的第2项可通过增加NM0S晶体管的沟道长度而减小，第1项可通过 增加电路的对称性而减小。因此，系统偏移电压产生的主要原因在于作为差动输入端的两PM0S晶体管的源漏极电压差的差异AVds。图1为一已知运算放大器100的电路图。运算放大器100包括作为差动输入的 PM0S晶体管102与104以及作为负载镜像电流源的NM0S晶体管106与108。PM0S晶体管 102与104以及NM0S晶体管106与108可以设计为大尺寸的晶体管，以降低随机偏移电压。 然而，因为作为负载镜像电流源的NM0S晶体管106与108的耦接方式不一，造成运算放大 器100的电路不对称，进而使作为差动输入端的PM0S晶体管102与104的源漏极电压差的 不相等，而导致系统偏移电压的产生。因此，图1的已知运算放大器100具有较大的偏移电 压，而使其效能下降。图2为另一已知运算放大器200的电路图。运算放大器200包括作为差动输入 的PM0S晶体管202与204以及作为负载镜像电流源的NM0S晶体管206与208。由图中可 见，NM0S晶体管206与208的耦接方式相同。因此，不会造成运算放大器200的电路不对 称，差动输入端的PM0S晶体管202与204的源漏极电压差的大致相等。因此，减轻了系统 偏移电压，而使图2的已知运算放大器200具有较小的偏移电压。然而，相较于图1的已知 运算放大器100，由于作为负载镜像电流源的NM0S晶体管206与208都采用二极管耦接方 式(diode connection)，导致图2的已知运算放大器200具有较低的增益。因此，需要一种 运算放大器，可同时提供高增益并降低偏移电压。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种运算放大器(operational amplifier)，以 解决已知技术存在的问题。于一实施例中，该运算放大器包括一输入级电路、一反馈电路、 一固定级电路以及一输出级电路。该输入级电路于一正差动输入端与一负差动输入端分别 接收一正差动输入电压与一负差动输入电压，并放大该正差动输入电压与该负差动输入电 压而分别于一第一节点与一第二节点处产生一第一正差动输出电压与一第一负差动输出 电压。该反馈电路依据该正差动输入电压与该负差动输入电压于一第三节点产生等于该第 一正差动输出电压的一参考正差动输出电压。该固定级电路均等地放大该参考正差动输出 电压与该第一差动输出电压而分别于一第四节点与一第五节点处产生一第二负差动输出 电压与一第二正差动输出电压。该输出级电路依据该第二正差动输出电压与该第二负差动 输出电压的差额产生一输出电压，以供输出于一输出端。其中该固定级电路具有一对称电 路结构，使该第二节点与该第三节点具有相同的直流电压电平。本专利技术所述的运算放大器，该反馈电路的元件对应于该输入级电路的部分元件， 且该反馈电路的元件的长宽比(W/L)与该输入级电路的对应元件的长宽比成一比例关系。本专利技术所述的运算放大器，该运算放大器还包括一偏压电路，该偏压电路提供一 高电位、一第一钳位电压与一第二钳位电压至该输入级电路、该反馈电路以及该固定级电 路；以及一补偿(compensation)电路，该补偿电路耦接于该第二节点与该输出端之间，用 以维持该运算放大器的频率稳定性(frequencystability)。本专利技术所述的运算放大器，该输入级电路包括一第一 P型晶体管，其源极耦接至 该高电位，其栅极耦接至该第一钳位电压；一第二 P型晶体管，耦接于该第一 P型晶体管的 漏极与该第一节点间，其栅极耦接至该正差动输入端；一第三P型晶体管，耦接于该第一 P 型晶体管的漏极与该第二节点间，其栅极耦接至该负差动输入端；一第一 N型晶体管及一第二 N型晶体管，串联耦接于该第二 P型晶体管的漏极与一地电位之间，其中该第一 N型晶 体管的漏极耦接至该第二 N型晶体管的栅极，而该第一 N型晶体管的栅极耦接至该第二钳 位电压；以及一第三N型晶体管及一第四N型晶体管，串联耦接于该第三P型晶体管的漏极 与该地电位之间，其中该第三N型晶体管的栅极耦接至该第二钳位电压，而该第四N型晶体 管的栅极耦接至该第二 N型晶体管的栅极。本专利技术所述的运算放大器，该反馈电路包括一第四P型晶体管，其源极耦接至该 高电位，其栅极耦接至该第一钳位电压；一第五P型晶体管，耦接于该第四P型晶体管的漏 极与该第三节点之间，其栅极耦接至该正差动输入端；一第六P型晶体管，耦接于该第四P 型晶体管的漏极与该第三节点之间，其栅极耦接至该负差动输入端；以及一第五N型晶体 管及一第六N型晶体管，串联耦接于该第三节点与该地电位之间，其中该第五N型晶体管的 漏极耦接至该第六N型晶体管的栅极，且该第五N型晶体管的栅极耦接至该第本文档来自技高网...

【技术保护点】
一种运算放大器，其特征在于，包括：一输入级电路，于一正差动输入端与一负差动输入端分别接收一正差动输入电压与一负差动输入电压，并放大该正差动输入电压与该负差动输入电压而于一第一节点与一第二节点分别输出一第一正差动输出电压与一第一负差动输出电压；一反馈电路，依据该正差动输入电压与该负差动输入电压，于一第三节点产生等于该第一正差动输出电压的一参考正差动输出电压；一固定级电路，均等地放大该第一负差动输出电压与该参考正差动输出电压而于一第四节点与一第五节点分别产生一第二负差动输出电压与一第二正差动输出电压；以及一输出级电路，依据该第二正差动输出电压与该第二负差动输出电压的差额产生一输出电压，以供输出于一输出端；其中该固定级电路具有一对称电路结构，使该第二节点与该第三节点具有相同的电压电平。

【技术特征摘要】

【专利技术属性】
技术研发人员：洪赞富，
申请(专利权)人：普诚科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]