本发明专利技术提供一种减小两级运算放大器输入失调电压的电路结构，包括交换控制电路、第一级差分放大电路、第二级共源放大电路以及补偿网络；交换控制电路的输出端与第一级差分放大电路的输入端连接，第一级差分放大电路的输出端与第二级共源放大电路的输入端连接，第二级共源放大电路的输入端与输出端之间还连接有补偿网络。其有益效果是，采用MOS开关管控制交换运放正负输入端信号和输出端信号来减小运放的失调，由于电路中只增加了MOS开关管，它们只需要很小的面积，极低的功耗，该电路在降低运算放大器输入失调电压的同时，不影响运放的增益，相位裕量，电源电压抑制比，共模输入范围等性能指标，可应用于主流CMOS电路系统中。
【技术实现步骤摘要】
本专利技术属于微电子学与固体电子学
，涉及一种集成电路的运算放大器电 路，具体涉及一种减小两级运算放大器输入失调电压的电路结构。
技术介绍
运算放大器广泛应用于模拟电路及数模混合电路中。由于CMOS技术已经成为集 成电路的主流技术，与传统双极型电路相比，CMOS运算放大器电路在成本和开发周期上具 有显著优势。现有减小运放失调电压电路设计思路为采用斩波技术和自动调零技术实现， 但斩波技术需要将输入信号和开关型方波信号耦合，再经同步解调和低通滤波后得到非线 性小的信号，电路复杂度增加，会明显增加电路面积；自动调零技术要将失调存储在电容 中，主要有输入失调存储和输出失调存储，主要适用于开关电容等离散信号电路。因此设 计出工艺与CMOS工艺相兼容且不降低运放其他性能的减小失调的电路结构具有重要的意 义。
技术实现思路
本专利技术的目的是提供一种减小运算放大器输入失调电压的电路结构，以减小现有 CMOS集成运放输入失调电压。本专利技术所采用的技术方案是，一种减小两级运算放大器输入失调电压的电路结 构，包括交换控制电路、第一级差分放大电路、第二级共源放大电路以及补偿网络；交换控 制电路的输出端与第一级差分放大电路的输入端连接，第一级差分放大电路的输出端与第 二级共源放大电路的输入端连接，第二级共源放大电路的输入端与输出端之间还连接有补 偿网络。其中，交换控制电路由4个PMOS管构成，分别为第七PMOS管、第八PMOS管、第九 PMOS管和第十PMOS管；第七PMOS管和第八PMOS管的源端接输入信号inl，第九PMOS管 和第十PMOS管的源端接输入信号in2 ；第八PMOS管和第九PMOS管的栅极分别接控制信号 ckl，第七PMOS管和第十PMOS管的栅极分别接控制信号ck2 ；第八PMOS管和第十PMOS管 的漏端相连接，其输出信号为eal ；第七PMOS管和第九PMOS管的漏端相连接，其输出信号 为 ea20其中，第一级差分放大电路包括第一 NMOS管、第二 NMOS管、第三NMOS管、第四 匪OS管、第五匪OS管、第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管 和第六PMOS管；第二级共源放大电路包括第七PMOS管；补偿网络包括串联的消零电阻和 补偿电容；第一PMOS管、第二 PMOS管和第七PMOS管三者的源端相连接并接工作电压；第一 PMOS管和第二 PMOS管的栅极连接；第一 PMOS管的漏端经过输出端outl与第一 NMOS管的 源端连接，第二 PMOS管的漏端经过输出端out2与第二 NMOS管的源端连接；第一 NMOS管和 第二 NMOS管的栅极分别接交换控制电路的输出信号eal和交换控制电路的输出信号ea2， 第一 NMOS管和第二 NMOS管的漏端连接并同时与第三NMOS管的源端连接；第三NMOS管、第五NMOS管和第四NMOS管的栅极连接，第三NMOS管、第五NMOS管和第四NMOS管的漏端连 接并接地；第五NMOS管的源端与栅极连接，并同时接工作电压；第三PMOS管和第四PMOS管 的源端分别接第一 PMOS管与第二 PMOS管的栅极，第三PMOS管和第四PMOS管的栅极分别 接控制信号ck2和控制信号ckl，其漏端分别接输出端outl和输出端out2 ’第五PMOS管和 第六PMOS管的源端分别接输出端outl和输出端out2，其栅极分别接控制信号ckl和控制 信号ck2，第五PMOS管和第六PMOS管的漏端相连接并接输出端out* ；输出端out*分别与消 零电阻的一端和第七PMOS管的栅极连接；第七PMOS管的漏端与第四NMOS管的源端连接； 消零电阻的另一端通过补偿电容输出电压，补偿网络还通过电容接地。本专利技术的有益效果是，采用MOS开关管控制交换运放正负输入端信号和输出端信 号来减小运放的失调，由于电路中只增加了 MOS开关管，它们只需要很小的面积，极低的功 耗，该电路在降低运算放大器输入失调电压的同时，不影响运放的增益，相位裕量，电源电 压抑制比(PSRR)，共模输入范围等性能指标，可应用于主流CMOS电路系统中。附图说明图1是传统两级运算放大器的电路结构图；图2是本专利技术两级运算放大器的结构框图；图3是本专利技术电路中交换控制电路的电路图；图4是本专利技术的电路中两级运放的电路图；图5是传统两级运算放大器电路与本专利技术运放电路的开环频率响应的仿真曲线 对比图(a是传统的两级运算放大器电路的开环频率响应的仿真曲线图，b是采用本专利技术的 运放电路的开环频率响应的仿真曲线图)；图6是传统的两级运算放大器电路和采用本专利技术的运放电路的电源电压抑制比 PSRR频率响应的仿真曲线对比图(a是传统两级运算放大器电路的电源电压抑制比PSRR 频率响应的仿真曲线图，b是本专利技术运放电路的电源电压抑制比PSRR频率响应的仿真曲线 图)；图7是传统两级运算放大器电路和本专利技术运放电路的共模输入范围ICMR的仿真 曲线对比图(a是传统两级运算放大器电路的共模输入范围ICMR的仿真曲线图，b是本发 明运放电路的共模输入范围ICMR的仿真曲线图)；图8是传统两级运算放大器电路和本专利技术运放电路失调电压的仿真曲线对比图； (a是传统两级运算放大器电路的失调电压的仿真曲线图，b是本专利技术运放电路失调电压的 仿真曲线图)。图中，1.交换控制电路，2.第一级差分放大电路，3.第二级共源放大电路，4.补 偿网络，ml.第一 NMOS 管，m2.第二 NMOS 管，m3.第一 PMOS 管，m4.第二 PMOS 管，m5.第三 NMOS管，m6.第七PMOS管，m7.第四NMOS管，m8.第五NMOS管，m9.第三PMOS管，mlO.第 四PMOS管，mil.第五PMOS管，ml2.第六PMOS管，ml3.第七PMOS管，ml4.第八PMOS管， ml5.第九PMOS管，ml6.第十PMOS管，Rz.消零电阻，C。.补偿电容，Cl.电容；具体实施例方式下面结合附图和具体实施方式对本专利技术进行详细说明。如图1所示，传统的两级运算放大器电路包括第一级普通差分放大电路、第二级 共源放大电路和补偿网络；第一级普通差分放大电路由第一 NMOS管ml、第二 NMOS管m2、第 三NMOS管m5和第一 PMOS管m3、第二 PMOS管m4组成，第二级共源放大电路由第四NMOS管 m7和第七PMOS管m6组成，补偿网络包括串联的消零电阻民和补偿电容C。。除此之外，参 考电流源Iref和第五NMOS管m8为第三NMOS管m5和第四NMOS管m7提供镜像电流。其中， 第一 PMOS管m3、第二 PMOS管m4和第七PMOS管m6三者的源端相连接并接工作电压VDD ； 第一 PMOS管m3和第二 PMOS管m4的栅极连接；第一 PMOS管m3的漏端与其栅极连接，还与 第一 NMOS管ml的源端连接；第二 PMOS管m4的漏端分别与第二 NMOS管m2的源端、第七 PMOS管m6的栅极和消零电阻Rz的一端连接，消零电阻Rz的另一端通过补偿电容C。输出 电压OUT，补偿网络还通过电容Cl接地；第七PMOS管m6的漏端与第四NMOS管m7的源端 连接；第一 NMOS管ml和第二 NMOS管m2的栅极分别接集成运放的输入信号本文档来自技高网...
【技术保护点】
１．一种减小两级运算放大器输入失调电压的电路结构，其特征在于，包括交换控制电路（１）、第一级差分放大电路（２）、第二级共源放大电路（３）以及补偿网络（４）；交换控制电路（１）的输出端与第一级差分放大电路（２）的输入端连接，第一级差分放大电路（２）的输出端与第二级共源放大电路（３）的输入端连接，第二级共源放大电路（３）的输入端与输出端之间还连接有补偿网络（４）。
【技术特征摘要】
【专利技术属性】
技术研发人员：杨媛，杨晓菲，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：87
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。