用以制备具有短栅极的MOSFET的结构和方法技术

本发明专利技术用以制备具有短栅极的ＭＯＳＦＥＴ的结构和方法提供一种生产半导体器件的方法，该方法在一个实施例中包括：提供在衬底上面包括栅极结构的半导体器件，该栅极结构包括双栅极导体，该双栅极导体包括上栅极导体和下栅极导体，其中至少下栅极导体包括含硅材料；相对于下栅极导体有选择性地去除上栅极导体；在至少下栅极导体上沉积金属；以及由金属和下栅极导体产生硅化物。在另一实施例中，本发明专利技术方法包括作为下栅极导体的金属。

【技术实现步骤摘要】

在一个实施例中，本专利技术涉及半导体结构和器件。
技术介绍
随着晶体管的特征尺寸按比例缩减，不仅电极(源极、漏极和 栅极)的尺寸变得更小，而且电极之间的距离变得更小。相邻电极 的紧密邻近增加了在操作过程中电极之间的电场。对于整体集成电 路性能，希望使寄生电容最小化，而同时使驱动电流最大化却不增 加器件的关断状态漏电流。栅极结构的高度导致在栅极与源极和漏极(S/D)接触结构之间 的寄生电容以及与栅极和S/D接触结构重叠的延伸掺杂区域。栅极 高度的减少使栅极线与源极/漏极电极之间外缘电容的外围分量减 少。然而，利用自对准源极/漏极/栅极注入的互补金属氧化物半导体 (CMOS)加工限制了栅极高度可以减少的量，因为使用栅极结构 作为掩模来注入掺杂物以提供器件的源极/漏极区域和暈状物区域 可能使掺杂物经过栅极结构穿透到沟道中。因此随着栅极高度减少， 栅极杂质污染下层栅极电介质的风险增加。
技术实现思路
本专利技术在一个实施例中提供一种制备具有由金属半导体合金形 成的栅极的半导体器件的方法。在一个实施例中，本专利技术方法包括提供在衬底上面包括栅极结构的半导体器件，该栅极结构包括 双栅极导体，该双4册极导体包括上栅极导体和下4册纟及导体，其中至 少下栅极导体由含硅材料组成；5相对于下栅极导体有选择性地去除上栅极导体；在至少下栅极导体上沉积金属；以及由金属和下栅极导体产生金属半导体合金。 在一个实施例中，在本方法的初始步骤中提供的半导体器件在 衬底内包括激活的源极区域和漏极区域。在一个实施例中，4册才及结构包括牺牲电介质层，位于上栅极导体与下栅极导体之间；栅极 电介质，位于下栅极导体与衬底之间；以及至少一个电介质间隔物， 与双一册极导体的侧壁相邻。在一个实施例中，双栅极导体的下4册极 导体由多晶硅组成。在一个实施例中，双栅极导体的冲册极电介质由 氧化物组成而至少 一个电介质间隔物由氮化物组成。在本方法的一个实施例中，去除上栅极导体的步骤包括在半 导体器件的上表面上形成接触金属层；在接触金属层上形成金属氮 化物层；利用基本上各向异性和基本上无选择性的材料去除工艺来 至少去除金属氮化物层中覆盖栅极结构的部分、接触金属层中覆盖 栅极结构的部分以及上栅极导体的部分；以及去除上4册极导体的剩 余部分以暴露下栅极导体。在一个实施例中，基本上无选择性和基 本上各向异性的材料去除工艺包括离子研磨。在一个实施例中，去 除上栅极导体和牺牲电介质层的剩余部分包括如下蚀刻工艺，该蚀 刻工艺包括相对于牺牲电介质层有选择性地去除上栅极导体的剩 余部分；以及相对于下栅极导体有选择性地去除牺牲电介质层。在 一个实施例中，其中上栅极导体的剩余部分由多晶硅组成而牺牲电 介质层由氧化物组成，相对于牺牲电介质层有选择性地去除上栅极 导体的剩余部分包括如下反应离子蚀刻工艺，该工艺具有相对于氧 化物有选择性地去除多晶硅的蚀刻化学剂。在一个实施例中，其中 牺牲电介质层由氧化物组成而下栅极导体由多晶硅组成，相对于下 栅极导体有选择性地去除牺牲电介质层包括如下反应离子蚀刻工 艺，该工艺具有相对于多晶硅有选择性地去除氧化物的蚀刻化学剂。在 一 个实施例中，形成接触金属层和金属氮化物层包括沉积工 艺，比如物理气相沉积如溅射沉积，或者化学气相沉积。在一个实施例中，接触金属层由Ni组成而金属氮化物层由TiN组成。在一个实施例中，在暴露的下栅极导体上沉积的金属可以由Ni、 Co、 Ti或者Pt组成。在一个实施例中，由沉积金属形成的硅化物包 括NiSi、 NiSi2、 NiPtSi、 TiSi2、 CoSi2、 MoSi2、 PtSi2、 TaSi2或者 WSi。在一个实施例中，由金属和下栅极导体产生金属半导体包括 退火步骤。在一个实施例中，其中当多晶硅下栅极导体转换成NiSi2 时，退火步骤包括在范围从1秒到30秒的时间段内施加约30(TC到 约500。C的温度。在一个实施例中，通过硅化物形成工艺来提供金 属半导体合金。在一个实施例中，该方法还包括在将下栅极导体与 沉积于下栅极导体上面的金属合金化之后用以去除未反应金属如 TiN和Ni的湿蚀刻步骤。在本专利技术的另一方面中，提供一种用于生产具有金属栅极的半 导体器件的方法。在一个实施例中，该方法包括提供半导体器件，该半导体器件包括衬底、在衬底上面的双栅 极导体和在衬底中并且与双栅极导体的侧壁基本上对应(例如自对 准)的掺杂物区域，该双栅极导体包括上栅极导体和下栅极导体， 其中下栅极导体是金属栅极；在至少掺杂物区域上形成接触金属层；去除上栅极导体；以及由接触金属层和掺杂物区域产生金属半导体合金。 在一个实施例中，在本专利技术的初始工艺步骤中提供的双栅极导 体还包括位于上栅极导体与下栅极导体之间的电介质层和位于下栅 极导体与村底之间的栅极电介质。在一个实施例中，电介质层由氧化物组成。在一个实施例中，去除上栅极导体还包括在半导体器件的上 表面上形成接触金属层；在接触金属层上形成金属氮化物层；至少 去除金属氮化物层和接触金属层中覆盖栅极结构的部分以及上栅极 导体的部分；以及去除上栅极导体的剩余部分以暴露电介质层。在 一个实施例中，基本上无选择性和基本上各向异性的材料去除工艺7包括离子研磨。在一个实施例中，去除上栅极导体的剩余部分以暴露电介质层的步骤包括如下蚀刻工艺，该蚀刻工艺相对于电介质层有选择性地去除上栅极导体的剩余部分。在一个实施例中，当上栅极导体的剩余部分由多晶硅组成而电介质层由氧化物组成时，用以去除上栅极导体的剩余部分的蚀刻步骤包括具有用于相对于电介质层有选择性地去除多晶硅的蚀刻化学剂的反应离子蚀刻工艺。在 一 个实施例中，由在掺杂物区域上面的金属产生硅化物包括退火。在一个实施例中，当金属包括Ni时，形成金属导体合金的步骤可以包括在约300。C到约500。C的温度进行退火。在本专利技术的另一方面中，提供一种具有高度范围从约20nm到约50nm的栅极导体的半导体结构。在一个实施例中，栅极导体高度约为30nm。在一个实施例中，该半导体结构包括衬底，包括位于源极区域与漏极区域之间的沟道；以及栅极结构，包括栅极堆叠物和与栅极堆叠物邻接的至少 一 个多面间隔物，该栅极堆叠物包括位于衬底的沟道上面的栅极电介质和在栅极电介质上面的栅极导体，其中至少 一 个多面间隔物的高度大于栅极导体的高度。在一个实施例中，栅极导体由金属或者多晶硅或者金属半导体合金组成。在一个实施例中，栅极导体具有范围从约20nm到约50nm的高度。在一个实施例中，至少一个多面栅极间隔物具有范围从约40nm到约100nm的高度。在一个实施例中，在至少一个多面间隔物的平坦上表面和与栅极导体有邻接关系的至少 一个多面间隔物的侧壁的相交处的角度小于约75度。在另一实施例中，在至少一个多面间隔物的平坦上表面和与栅极导体有邻接关系的至少 一 个多面间隔物的侧壁的相交处的角度小于约30度。附图说明结合附图将最好地理解以下具体描述，该具体描述是通过例子来给出的而不是为了将本专利技术唯 一 地限于该描述，在附图中相同的标号表示相同元件和部分，在附图中图1是根据本专利技术至少一个实施例使用的在半导体衬底上面包括栅极结构的初始结构的侧视横截面图2是描绘了根据本专利技术一个实施例在图1中所示结构上面沉积第 一金属层和本文档来自技高网...

【技术保护点】
一种制备器件的方法，包括：　提供在衬底上面包括栅极结构的半导体器件，所述栅极结构包括双栅极导体，所述双栅极导体包括上栅极导体和下栅极导体，其中至少所述下栅极导体包括含硅材料；　相对于所述下栅极导体有选择性地去除所述上栅极导体；　 　在至少所述下栅极导体上沉积金属；以及　由所述金属和所述下栅极导体产生硅化物。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朱慧珑，BJ格林，王延锋，梁大源，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]