一种半导体器件的制备方法技术

本发明专利技术提供了一种半导体器件的制备方法，提供衬底，所述衬底的正面上具有栅极结构，所述衬底内具有位于所述栅极结构两侧的源漏区；在所述衬底上形成金属叠层，所述金属叠层包括依次覆盖所述源漏区的金属钴层、金属钛层及氮化钛层；以及，对所述金属叠层及所述衬底进行退火工艺，以形成金属硅化物层。当对衬底及金属叠层进行退火工艺时，所述金属钛层及所述氮化钛层可以有效减少所述金属钴层内的金属钴离子向所述衬底内扩散，进而保证所述源漏区的纵向尺寸，避免器件失效。避免器件失效。避免器件失效。

【技术实现步骤摘要】
一种半导体器件的制备方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体器件的制备方法。

技术介绍

[0002]一般地，半导体器件包括位于衬底上的栅极结构、位于所述栅极结构两侧的衬底内的源漏区以及与源漏区电性连接的插塞。为了减少欧姆电阻，插塞与源漏区之间还会形成金属硅化物层。形成所述金属硅化物层的步骤通常包括：先在所述源漏区上形成金属层；再对所述衬底及所述金属层进行退火工艺，使所述金属层与所述衬底内的硅反应，以在所述衬底内及所述衬底的表面形成金属硅化物层；最后除去剩余的金属层。
[0003]在现有半导体工艺例如SONOS工艺中，所述金属层一般由钴(Co)、镍(Ni)等单一金属构成，当对金属层及衬底进行退火工艺时，金属层内的金属离子会向衬底内扩散并与硅反应，进而导致部分源漏区转换为金属硅化物层。但是由于半导体器件的尺寸不断缩小，源漏区横向及纵向上的尺寸也随之等比例缩小，金属硅化物的形成会进一步影响源漏区的纵向尺寸，导致源漏区的纵向尺寸较小，进而影响所述半导体器件的电学性质，甚至导致器件失效。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件的制备方法，以解决现有的半导体器件中金属层的金属离子扩散导致的源漏区纵向尺寸较小及器件失效的问题。
[0005]为了达到上述目的，本专利技术提供了一种半导体器件的制备方法，包括：
[0006]提供衬底，所述衬底的正面具有栅极结构，所述衬底内具有位于所述栅极结构两侧的源漏区；
[0007]在所述衬底上形成金属叠层，所述金属叠层包括依次覆盖所述源漏区的金属钴层、金属钛层及氮化钛层；以及，
[0008]对所述金属叠层及所述衬底进行退火工艺，以形成金属硅化物层。
[0009]可选的，形成所述栅极结构及所述源漏区的步骤包括：
[0010]在所述衬底的正面形成所述栅极结构，所述栅极结构覆盖部分所述衬底；
[0011]在所述衬底上形成侧墙，所述侧墙覆盖所述栅极结构的侧壁；以及，
[0012]进行离子注入工艺以在所述衬底内形成所述源漏区。
[0013]可选的，所述侧墙为依次覆盖所述栅极结构的第一氧化层及氮化层，形成所述氮化层时在所述衬底的背面形成同步形成覆盖所述衬底的所述氮化层，以构成背部绝缘层。
[0014]可选的，形成所述源漏区之后，形成所述金属叠层之前，还包括：
[0015]对所述衬底进行清洗工艺，所述清洗工艺使用的清洗剂为氨水、过氧化氢及去离子水的混合溶液。
[0016]可选的，形成所述金属叠层的步骤包括：
[0017]将所述衬底放置在真空腔内，在所述衬底上形成所述金属钴层，所述金属钴层覆
盖所述源漏区；
[0018]在所述金属钴层上形成金属钛层；以及，
[0019]向所述真空腔内通入氮气，以在所述金属钛层上形成氮化钛层。
[0020]可选的，形成所述氮化钛层的过程包括第一阶段及第二阶段，所述第一阶段的功率小于所述第二阶段的功率。
[0021]可选的，形成所述金属叠层之前，还包括：
[0022]对所述衬底进行射频等离子清洗。
[0023]可选的，所述氮化钛层的厚度大于所述金属钴层的厚度大于
[0024]可选的，形成所述金属硅化物层之后还包括：
[0025]除去剩余的所述金属叠层。
[0026]可选的，所述半导体器件是SONOS器件。
[0027]在本专利技术提供的半导体器件的制备方法中，在金属钴层上形成金属钛层及氮化钛层，所述金属钛层及氮化钛层可以粘附金属钴层中的金属钴离子，当对衬底及金属叠层进行退火工艺时，金属钛层及氮化钛层可以有效减少金属钴层内的金属钴离子向衬底内扩散，避免金属钴离子对源漏区内的离子产生影响，进而保证源漏区的纵向尺寸以避免器件失效，同时也可以避免金属钴离子扩散至衬底内导致的衬底晶格缺陷，进而避免漏电。
[0028]此外，在位于栅极结构的侧壁上形成侧墙的同时在远离栅极结构的衬底的背面形成背部绝缘层，提高所述衬底的绝缘能力，防止漏电损伤，保证所述半导体器件的电学性能。并且，分两个阶段向真空腔内通入氮气以形成氮化钛层，其中第一阶段的功率小于第二阶段的功率，由较小功率过渡到工艺所需的功率可避免通入氮气时功率及气流压力突然增加导致的能量不稳定，增强所述氮化钛层的均匀性，避免所述金属硅化物层的局部失效。
附图说明
[0029]图1为本专利技术实施例提供半导体器件的制备方法的流程图；
[0030]图2～6为本专利技术实施例提供的半导体器件的制备方法的相应步骤对应的结构示意图；
[0031]其中，附图标记为：
[0032]100
‑
衬底；101
‑
栅极结构；102
‑
侧墙；103
‑
背部绝缘层；104
‑
源漏区；105
‑
金属钴层；106
‑
金属钛层；107
‑
氮化钛层；108
‑
金属硅化物层；109
‑
介质层；110
‑
插塞。
具体实施方式
[0033]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0034]在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些文本未描述的其它步骤可被添加到该方法。
[0035]本实施例提供一种半导体器件的制备方法，图1为本专利技术实施例提供的半导体器件的制备方法的流程图。如图1所示，所述半导体器件的制备方法包括：
[0036]步骤S1：提供衬底，所述衬底的正面具有栅极结构，所述衬底内具有位于所述栅极结构两侧的源漏区；
[0037]步骤S2：在所述衬底上形成金属叠层，所述金属叠层包括依次覆盖所述源漏区的金属钴层、金属钛层及氮化钛层；
[0038]步骤S3：对所述金属叠层及所述衬底进行退火工艺，以形成金属硅化物层。
[0039]图2～6为本实施例提供的半导体器件的制备方法的相应步骤的结构示意图。接下来，将结合图2～6对所述半导体器件的制备方法进行详细说明。
[0040]如图2所示，提供衬底100，在所述衬底100的正面上形成栅极结构101，所述栅极结构101覆盖部分所述衬底100；然后依次形成第一氧化层及氮化层，所述第一氧化层覆盖所述栅极结构101并延伸覆盖所述栅极结构101一侧的所述衬底100，所述氮化层覆盖所述第一氧化层；依次刻蚀所述氮化层及所述第一氧化层，剩余的所述第一氧化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供衬底，所述衬底的正面具有栅极结构，所述衬底内具有位于所述栅极结构两侧的源漏区；在所述衬底上形成金属叠层，所述金属叠层包括依次覆盖所述源漏区的金属钴层、金属钛层及氮化钛层；以及，对所述金属叠层及所述衬底进行退火工艺，以形成金属硅化物层。2.如权利要求1所述的半导体器件的制备方法，其特征在于，形成所述栅极结构及所述源漏区的步骤包括：在所述衬底的正面形成所述栅极结构，所述栅极结构覆盖部分所述衬底；在所述衬底上形成侧墙，所述侧墙覆盖所述栅极结构的侧壁；以及，进行离子注入工艺以在所述衬底内形成所述源漏区。3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述侧墙为依次覆盖所述栅极结构的第一氧化层及氮化层，形成所述氮化层时在所述衬底的背面形成同步形成覆盖所述衬底的所述氮化层，以构成背部绝缘层。4.如权利要求1所述的半导体器件的制备方法，其特征在于，形成所述源漏区之后，形成所述金属叠层之前，还包括：对所述衬底进行清洗工艺，所述清洗工...

【专利技术属性】
技术研发人员：曹俊，吴兵，陆涵蔚，王炜，刘庆华，马润涵，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：