半导体存储器装置制造方法及图纸

公开了一种半导体存储器装置。所述半导体存储器装置可以包括：基底；第一杂质区和第二杂质区，位于基底上；第一栅极绝缘层和第二栅极绝缘层，顺序地堆叠在基底上，并且在第一杂质区与第二杂质区之间在一方向上延伸；以及栅电极，位于第二栅极绝缘层上。第一杂质区和第二杂质区可以具有彼此不同的导电类型，第一栅极绝缘层的底表面可以与基底的顶表面直接接触，并且第二栅极绝缘层可以包括铁电材料。并且第二栅极绝缘层可以包括铁电材料。并且第二栅极绝缘层可以包括铁电材料。

【技术实现步骤摘要】
半导体存储器装置
[0001]本专利申请要求于2021年11月1日在韩国知识产权局提交的第10
‑
2021
‑
0147869号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。


[0002]实施例涉及一种半导体存储器装置。

技术介绍

[0003]需要半导体装置的更高集成度以满足消费者对优异性能和廉价价格的需求。在半导体装置的情况下，由于它们的集成度是决定产品价格的重要因素，所以特别需要增加的集成度。在二维或平面半导体装置的情况下，由于它们的集成度主要由单位存储器单元占据的面积决定，所以集成度很大程度上受到精细图案形成技术的水平的影响。然而，增加图案精细度所需的极其昂贵的工艺设备对增加二维或平面半导体装置的集成度设定了实际限制。因此，最近已经提出了包括三维布置的存储器单元的三维半导体存储器装置。

技术实现思路

[0004]实施例涉及一种半导体存储器装置，所述半导体存储器装置包括：基底；第一杂质区和第二杂质区，位于基底上；第一栅极绝缘层和第二栅极绝缘层，顺序地堆叠在基底上，并且在第一杂质区与第二杂质区之间在一方向上延伸；以及栅电极，位于第二栅极绝缘层上。第一杂质区和第二杂质区可以具有彼此不同的导电类型，第一栅极绝缘层的底表面可以与基底的顶表面直接接触，并且第二栅极绝缘层可以包括铁电材料。
[0005]实施例涉及一种半导体存储器装置，所述半导体存储器装置包括：基底；堆叠结构，包括交替且重复地堆叠在基底上的层间介电层和栅电极；以及垂直沟道结构，设置在穿透堆叠结构的垂直沟道孔中并且与基底接触。每个垂直沟道结构可以包括：铁电图案，覆盖每个垂直沟道孔的内侧表面；垂直半导体图案，覆盖铁电图案并且连接到基底；电荷捕获图案，置于铁电图案与垂直半导体图案之间；以及导电垫，设置在垂直半导体图案上。基底和导电垫可以具有彼此不同的导电类型。铁电图案和电荷捕获图案可以在基底与导电垫之间竖直延伸，并且电荷捕获图案的内侧表面可以与垂直半导体图案的外侧表面直接接触。
[0006]实施例涉及一种半导体存储器装置，所述半导体存储器装置包括：位线，在第一方向上布置，并且在与第一方向交叉的第二方向上延伸；垂直半导体图案，位于位线上；栅极结构，在第一方向上延伸以与位线交叉，栅极结构穿透垂直半导体图案；以及源极线，在第一方向上布置，设置在垂直半导体图案上，并且在第二方向上延伸以与栅极结构交叉。栅极结构可以包括：栅电极；电荷捕获图案，围绕栅电极；以及铁电图案，置于栅电极与电荷捕获图案之间。每个垂直半导体图案可以包括：第一杂质区，与每条位线相邻；第二杂质区，与每条源极线相邻；以及沟道区，设置在第一杂质区与第二杂质区之间，以包围栅极结构。第一杂质区和第二杂质区可以具有彼此不同的导电类型，并且电荷捕获图案可以与每个垂直半导体图案的沟道区直接接触。
[0007]实施例涉及一种半导体存储器装置，所述半导体存储器装置包括：基底；堆叠结构，包括交替且重复地堆叠在基底上的层间介电层和字线，字线在平行于基底的顶表面的第一方向上延伸；半导体图案，与字线交叉，并且在与第一方向交叉的第二方向上延伸；铁电图案和电荷捕获图案，置于每对字线与半导体图案之间；位线，在与基底的顶表面垂直的第三方向上延伸，并且在第一方向上彼此间隔开，并且每条位线与在第三方向上彼此间隔开的半导体图案的第一侧表面接触；以及源极线，与半导体图案的同第一侧表面相对的第二侧表面接触。每个半导体图案可以包括：第一杂质区，与每条位线相邻；第二杂质区，与源极线相邻；以及沟道区，位于第一杂质区与第二杂质区之间。第一杂质区和第二杂质区可以具有彼此不同的导电类型，并且电荷捕获图案可以与每个半导体图案的沟道区直接接触。
附图说明
[0008]通过参照附图详细描述示例实施例，特征对于本领域技术人员将变得明显，在附图中：
[0009]图1是示出根据示例实施例的半导体存储器装置的剖视图。
[0010]图2A和图3A是示出根据示例实施例的操作半导体存储器装置的方法的剖视图。
[0011]图2B、图2C、图3B和图3C是示出根据示例实施例的操作半导体存储器装置的方法的能带图。
[0012]图4是示出根据示例实施例的半导体存储器装置的特性的曲线图。
[0013]图5A和图7A是示出根据示例实施例的半导体存储器装置的平面图。
[0014]图5B、图5C和图7B是各自沿着图5A或图7A的线A
‑
A'或B
‑
B'截取的剖视图，以示出根据示例实施例的半导体存储器装置。
[0015]图6是示出根据示例实施例的半导体存储器装置的特性的曲线图。
[0016]图8是示出根据示例实施例的半导体存储器装置的透视图。
[0017]图9A是示出根据示例实施例的半导体存储器装置的平面图。
[0018]图9B是沿着图9A的线A
‑
A'和线B
‑
B'截取的剖视图，以示出根据示例实施例的半导体存储器装置。
[0019]图10是示出根据示例实施例的半导体存储器装置的透视图。
[0020]图11A是示出根据示例实施例的半导体存储器装置的平面图。
[0021]图11B是沿着图11A的线A
‑
A'和线B
‑
B'截取的剖视图，以示出根据示例实施例的半导体存储器装置。
[0022]图11C是沿着图11A的线C
‑
C'和线D
‑
D'截取的剖视图，以示出根据示例实施例的半导体存储器装置。
[0023]图12是示出根据示例实施例的半导体存储器装置的部分(例如，图11B的“P”)的放大剖视图。
具体实施方式
[0024]图1是示出根据示例实施例的半导体存储器装置的剖视图。
[0025]参照图1，半导体存储器装置可以包括基底10、在基底10的上部中的第一杂质区20和第二杂质区30、在基底10上的第一栅极绝缘层40和第二栅极绝缘层50以及在第二栅极绝
缘层50上的栅电极60。
[0026]基底10可以是包含半导体材料的半导体基底。例如，基底10可以是硅晶圆、硅锗晶圆或锗晶圆。基底10的位于第一杂质区20与第二杂质区30之间的上部可以被称为沟道区。第一杂质区20和第二杂质区30可以连接到基底10中的沟道区。
[0027]第一杂质区20和第二杂质区30中的每个可以用作半导体存储器装置的源区或漏区。作为示例，第一杂质区20可以是半导体存储器装置的源区，第二杂质区30可以是半导体存储器装置的漏区。
[0028]第一杂质区20和第二杂质区30可以是通过用杂质掺杂基底10的部分而形成的杂质区，或者第一杂质区20和第二杂质区30可以通过沉积掺杂杂质的半导体材料而形成。
[0029]第一杂质区20和第二杂质区30可以具有彼此不同的导电类型。更具体地，第一杂质区20可以具有第一导电类型(例如，n型)，并且第二杂质区30可以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，所述半导体存储器装置包括：基底；第一杂质区和第二杂质区，位于基底上；第一栅极绝缘层和第二栅极绝缘层，顺序地堆叠在基底上，并且在第一杂质区与第二杂质区之间在一方向上延伸；以及栅电极，位于第二栅极绝缘层上，其中，第一杂质区和第二杂质区具有彼此不同的导电类型，第一栅极绝缘层的底表面与基底的顶表面直接接触，并且第二栅极绝缘层包括铁电材料。2.根据权利要求1所述的半导体存储器装置，其中，第二栅极绝缘层的底表面与第一栅极绝缘层的顶表面直接接触。3.根据权利要求1所述的半导体存储器装置，其中，第一栅极绝缘层包括氮化硅或硅酸锆，并且第二栅极绝缘层包括铪化合物。4.根据权利要求1所述的半导体存储器装置，其中，第一杂质区和第二杂质区掩埋在基底中。5.根据权利要求1所述的半导体存储器装置，其中，第一杂质区和第二杂质区通过基底的区域彼此连接。6.一种半导体存储器装置，所述半导体存储器装置包括：基底；堆叠结构，包括交替且重复地堆叠在基底上的层间介电层和栅电极；以及垂直沟道结构，设置在穿透堆叠结构的垂直沟道孔中并且与基底接触，其中，每个垂直沟道结构包括：铁电图案，覆盖每个垂直沟道孔的内侧表面；垂直半导体图案，覆盖铁电图案并且连接到基底；电荷捕获图案，置于铁电图案与垂直半导体图案之间；以及导电垫，设置在垂直半导体图案上，基底和导电垫具有彼此不同的导电类型，铁电图案和电荷捕获图案在基底与导电垫之间竖直延伸，并且电荷捕获图案的内侧表面与垂直半导体图案的外侧表面直接接触。7.根据权利要求6所述的半导体存储器装置，所述半导体存储器装置还包括位于基底与堆叠结构之间的源极结构，其中，源极结构具有与导电垫的导电类型不同的导电类型，并且源极结构与垂直半导体图案接触。8.根据权利要求6所述的半导体存储器装置，其中，堆叠结构包括多个堆叠结构，所述半导体存储器装置还包括设置在沟槽中的分离结构，沟槽在所述多个堆叠结构之间延伸，并且分离结构在水平方向上与垂直沟道结构间隔开。9.根据权利要求6所述的半导体存储器装置，其中，堆叠结构包括多个堆叠结构，并且
所述半导体存储器装置还包括：共源极区，设置在基底中；共源极接触件，设置在每个沟槽中，共源极接触件在所述多个堆叠结构之间延伸；以及共源极接触间隔件，包围共源极接触件，并且共源极区具有与导电垫的导电类型不同的导电类型。10.根据权利要求9所述的半导体存储器装置，其中，每个垂直沟道结构还包括填充每个垂直沟道孔的下部的外延图案，并且每个垂直沟道结构的垂直半导体图案与外延图案接触。11.根据权利要求6所述...

【专利技术属性】
技术研发人员：金炫哲，金容锡，禹东秀，李炅奂，李玟浚，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：