形成微电子装置的方法以及相关的微电子装置和电子系统制造方法及图纸

一种形成微电子装置的方法包括形成堆叠结构。导柱结构经形成为竖直延伸穿过所述堆叠结构。至少一个沟槽和额外沟槽经形成为大体上竖直延伸穿过所述堆叠结构。所述额外沟槽中的每一者包括具有第一宽度的第一部分，以及在所述第一部分的水平边界处且具有大于所述第一宽度的第二宽度的第二部分。介电结构形成于所述至少一个沟槽和所述额外沟槽内。所述介电结构包括接近所述额外沟槽中的至少一些的所述第一部分的所述水平边界的至少一个倾斜部分。所述至少一个倾斜部分以与第一方向和横向于所述第一方向的第二方向成锐角的方式延伸。还描述了微电子装置和电子系统。描述了微电子装置和电子系统。描述了微电子装置和电子系统。

【技术实现步骤摘要】
【国外来华专利技术】形成微电子装置的方法以及相关的微电子装置和电子系统
[0001]优先权主张
[0002]本申请要求2020年7月6日申请的“形成微电子装置的方法以及相关的微电子装置和电子系统(METHODS OF FORMING MICROELECTRONIC DEVICES,AND RELATED MICROELECTRONIC DEVICES AND ELECTRONIC SYSTEMS)”的美国专利申请第16/921,192号的申请日的权益。


[0003]在各种实施例中，本公开大体上涉及微电子装置设计和制造的领域。更具体地说，本公开涉及形成微电子装置的方法，且涉及相关的微电子装置和电子系统。

技术介绍

[0004]微电子行业的持续目标是增加例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)。增加非易失性存储器装置中的存储器密度的一种方式为利用竖直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规的竖直存储器阵列包含延伸穿过一或多个导电堆叠结构中的开口的竖直存储器串，所述导电堆叠结构包含导电结构和绝缘结构的层。每一竖直存储器串可包含串联耦合到竖直堆叠的存储器单元的串联组合的至少一个选择装置。相比于具有常规平面(例如，二维)晶体管布置的结构，此类配置准许通过在裸片上向上(例如，竖直)构建阵列来使更多数目的开关装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
[0005]竖直存储器阵列架构大体上包含存储器装置的导电堆叠结构的层的导电结构与存取线(例如，字线)之间的电连接，使得可唯一地针对写入、读取或擦除操作来选择竖直存储器阵列的存储器单元。一种形成此类电连接的方法包含在存储器装置的导电堆叠结构的层的边缘(例如，水平末端)形成所谓的“阶梯”(或“梯级”)结构。阶梯结构包含限定导电结构的接触区的个别“阶梯”，导电接触结构可定位在所述接触区上以提供对导电结构的电存取。
[0006]不利的是，由于特征封装密度已增加且形成误差的裕度已减小，形成存储器装置(例如，NAND快闪存储器装置)的常规方法已导致不合需要的电流泄漏(例如，存取线到源板电流泄漏)和可减弱所要存储器装置性能、可靠性和耐久性的短路。举例来说，将包含绝缘结构和额外绝缘结构的层的初步堆叠结构分割成块和子块的常规方法可在初步堆叠结构的后续处理(例如，所谓的初步堆叠结构的“替换栅极”或“后栅极”处理，其用以用导电结构替换额外绝缘结构的一或多个部分以形成存储器装置的导电堆叠结构)期间引起不合需要的导电材料沉积，其可导致不合需要的泄漏电流和短路。此外，形成存储器装置的常规方法已在导电结构的形成期间产生不合需要的层变形(例如，层翘曲)和/或层坍塌。
[0007]因此，持续需要形成微电子装置(例如，存储器装置，例如3D NAND快闪存储器装置)的新方法来缓解形成微电子装置的常规方法的问题，并且持续需要由新方法产生的新
的微电子装置配置以及包含新的微电子装置配置的新电子系统。

技术实现思路

[0008]本文中所描述的实施例包含含有微电子装置设计和制造的设备。根据本文中所描述的一个实施例，一种形成微电子装置的方法，其包括：形成包括以层布置的竖直交替的绝缘结构和额外绝缘结构的堆叠结构，所述层中的每一者个别地包括所述绝缘结构中的一者和所述额外绝缘结构中的一者；形成竖直延伸穿过所述堆叠结构的导柱结构；形成至少一个沟槽，所述沟槽大体上竖直延伸穿过所述堆叠结构且在第一方向上水平延伸；形成额外沟槽，所述额外沟槽大体上竖直延伸穿过所述堆叠结构且在横向于所述第一方向的第二方向上水平延伸，所述额外沟槽中的每一者包括：第一部分，其具有第一宽度；以及第二部分，其在所述第一部分的水平边界处且具有大于所述第一宽度的第二宽度；以及形成所述至少一个沟槽和所述额外沟槽内的介电结构，所述介电结构包括接近所述额外沟槽中的至少一些的所述第一部分的所述水平边界的至少一个倾斜部分，所述至少一个倾斜部分以与所述第一方向和所述第二方向中的每一者成锐角的方式延伸。
[0009]此外，根据本文中所描述的额外实施例，一种微电子装置，其包括：堆叠结构，其包括以层布置的竖直交替的绝缘结构和导电结构，所述层中的每一者个别地包括所述绝缘结构中的一者和所述导电结构中的一者；至少一个第一填充沟槽，其大体上竖直延伸穿过所述堆叠结构且在第一方向上水平延伸；第二填充沟槽，其大体上竖直延伸穿过所述堆叠结构且在正交于所述第一方向的第二方向上水平延伸，所述第二填充沟槽将所述堆叠结构划分为块阵列，其中所述第二填充沟槽在相交点处与所述至少一个第一填充沟槽相交，所述相交点中的至少一些包括Y形相交点；介电结构，其在所述至少一个第一填充沟槽和所述第二填充沟槽内；以及导柱结构，其竖直延伸穿过所述堆叠结构，所述导柱结构在沿所述第二方向延伸的列中对准，所述块阵列的个别块中的至少一些包括偶数个所述列。
[0010]根据本文中所描述的其它实施例，一种电子系统，其包括：输入装置；输出装置；处理器装置，其以可操作方式耦合到所述输入装置和所述输出装置；以及存储器装置，其以可操作方式耦合到所述处理器装置且包括至少一个微电子装置结构，所述微电子装置结构包括：堆叠结构，其包括层，所述层各自包括导电结构以及与所述导电结构竖直相邻的介电结构；至少一个填充沟槽，其大体上延伸穿过所述堆叠结构；至少两个额外填充沟槽，其大体上延伸穿过所述堆叠结构且与所述至少一个填充沟槽相交；至少一个介电结构，其在所述至少一个填充沟槽和所述至少两个额外填充沟槽内；以及存储器导柱，其延伸穿过所述堆叠结构，所述存储器导柱分离成所述至少两个额外填充沟槽之间的块，其中所述存储器导柱的个别块通过T形相交点和Y形相交点中的一者彼此分离。
附图说明
[0011]图1A至4B为根据本公开的实施例的说明形成微电子装置的方法的简化部分俯视图(即，图1A、2A、3A和4A)和简化部分横截面视图(即，图1B、2B、3B和4B)。
[0012]图5A至5D为说明根据本公开的实施例的来自图4A的摘录的简化的部分俯视图。
[0013]图6为根据本公开的实施例的微电子装置的局部剖面透视图。
[0014]图7为说明根据本公开的实施例的电子系统的示意性框图。
的特征是指并包含位于彼此竖直地最接近(例如，竖直地最靠近)位置处的具有所公开标识(或多个标识)的特征。此外，描述为彼此“水平相邻”的特征是指并包含位于彼此水平地最接近(例如，水平地最靠近)位置处的具有所公开标识(或多个标识)的特征。
[0021]如本文所使用，术语“间距”是指两个邻近(即，相邻)特征中的相同点之间的距离。
[0022]如本文所使用，将一元件被称为在另一元件“上”或“之上”是指并包含所述元件直接在另一元件的顶部上、直接邻近于(例如，直接横向邻近于、直接竖直邻近于)另一元件、直接在另一元件下方，或与另一元件直接接触。它还包含所述元件间接在另一元件的顶部上、间接邻近于(例如，间接横向邻近于、间本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种形成微电子装置的方法，其包括：形成包括以层布置的竖直交替的绝缘结构和额外绝缘结构的堆叠结构，所述层中的每一者个别地包括所述绝缘结构中的一者和所述额外绝缘结构中的一者；形成竖直延伸穿过所述堆叠结构的导柱结构；形成至少一个沟槽，所述沟槽大体上竖直延伸穿过所述堆叠结构且在第一方向上水平延伸；形成额外沟槽，所述额外沟槽大体上竖直延伸穿过所述堆叠结构且在横向于所述第一方向的第二方向上水平延伸，所述额外沟槽中的每一者包括：第一部分，其具有第一宽度；以及第二部分，其在所述第一部分的水平边界处且具有大于所述第一宽度的第二宽度；以及在所述至少一个沟槽和所述额外沟槽内形成介电结构，所述介电结构包括接近所述额外沟槽中的至少一些的所述第一部分的所述水平边界的至少一个倾斜部分，所述至少一个倾斜部分以与所述第一方向和所述第二方向中的每一者成锐角的方式延伸。2.根据权利要求1所述的方法，其中形成所述额外沟槽包括：形成所述额外沟槽的所述第一部分以展现大体上矩形的水平横截面形状；以及形成所述额外沟槽中的至少一些的所述第二部分以展现大体上三角形的水平横截面形状。3.根据权利要求1所述的方法，其中形成大体上竖直延伸穿过所述堆叠结构的所述至少一个沟槽和所述额外沟槽包括形成从所述堆叠结构的竖直最上层的竖直最上边界到所述堆叠结构的竖直最下层的竖直最下边界的所述至少一个沟槽和所述额外沟槽。4.根据权利要求1至3中任一权利要求所述的方法，其中在所述至少一个沟槽和所述额外沟槽内形成所述介电结构包括形成所述介电结构以大体上完全填充所述至少一个沟槽和所述额外沟槽中的每一者。5.根据权利要求1至3中任一权利要求所述的方法，其中形成所述至少一个沟槽和所述额外沟槽包括将所述堆叠结构划分为块阵列，所述块阵列的相邻块在所述第一方向上通过所述额外沟槽中的一者彼此分离。6.根据权利要求5所述的方法，其中形成所述导柱结构包括在沿所述第二方向延伸的列中使所述导柱结构对准，所述块阵列的个别块中的至少一些包括偶数个所述列。7.根据权利要求1至3中任一权利要求所述的方法，其中形成所述导柱结构包括使所述导柱结构的相邻列交错，使得经对准导柱结构的第一列在所述第二方向上从紧邻所述第一列的经对准导柱结构的第二列水平偏移。8.根据权利要求1至3中任一权利要求所述的方法，其中形成所述导柱结构包括形成存储器导柱结构，所述存储器导柱结构包括包围填充材料的单元膜的沟道材料。9.根据权利要求1至3中任一权利要求所述的方法，其中在所述介电结构的所述至少一个倾斜部分中形成至少一个凹槽。10.根据权利要求1至3中任一权利要求所述的方法，其进一步包括：选择性地移除由所述至少一个沟槽和所述额外沟槽暴露的所述堆叠结构的所述额外绝缘结构的一或多个部分；以及
在形成所述介电结构之前用导电材料填充先前由所述额外绝缘结构的所述一或多个部分占据的空间以形成导电结构。11.根据权利要求1至3中任一权利要求所述的方法，其中形成堆叠结构包括在包括互补金属氧化物半导体(CMOS)电路系统的控制装置之上竖直地形成所述堆叠结构。12.根据权利要求11所述的方法，其进一步包括在所述控制装置与所述堆叠结构之间竖直地形成源极层，所述源极层包括导电源极结构以及与所述导电源极结构竖直相邻的另一绝缘结构。13.一种微电子装置，其包括：堆叠结构，其包括以层布置的竖直交替的绝缘结构和导电结构，所述层中的每一者个别地包括所述绝缘结构中的一者和所述导电结构中的一者；至少一个第一填充沟槽，其大体上竖直延伸穿过所述堆叠结构且在第一方向上水平延伸；第二填充沟槽，其大体上竖直延伸穿过所述堆叠结构且在正交于所述第一方向的第二方向上水平延伸，所述第二填充沟槽将所述堆叠结构划分为块阵列，其中所述第二填充沟槽在相交点处与所述至少一个第一填充沟槽相交，所述相交点中的至少一些包括Y形相交点；介电结...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：