一种闪存储存装置制造方法及图纸

本发明专利技术提供了一种闪存储存装置，包括衬底、和设置在所述衬底上的栅堆垛，所述衬底包括沟道区域、源区和漏区，所述沟道区域位于所述源区和所述漏区之间，所述栅堆垛设置在所述沟道区域上，所述栅堆垛由上至下依次为控制栅、阻挡氧化层、电荷俘获层和隧穿氧化层；其中，所述源区连接源极电压VS模块，所述漏区连接漏极电压VD模块，所述控制栅连接栅极电压VG模块。该闪存储存装置可以将浅能级中的陷阱电荷提前移除，从而显著优化了闪存存储装置的保持特性和高温特性。持特性和高温特性。持特性和高温特性。

【技术实现步骤摘要】
一种闪存储存装置


[0001]本专利技术涉及半导体器件
，具体涉及一种闪存储存装置。

技术介绍

[0002]存储芯片，也叫半导体存储器，是电子数字设备中用来存储的主要部件，在整个集成电路市场中有着非常重要的地位。存储器能够存储程序代码来处理各类数据，也能够在存储数据处理过程中存储产生的中间数据和最终结果，是当前应用范围最广的基础性通用集成电路产品。
[0003]依据存储芯片的功能、读取数据的方式、数据存储的原理大致可以将存储芯片分为挥发性存储器(Volatile Memory)和非挥发存储器(Non
‑
volatile Memory)，非挥发存储器在外部电源切断后仍能够保持所存储的内容，读取速度较慢但存储容量更大，主要包括EEPROM、Flash Memory(闪存芯片)、PROM(可编程只读存储器)和EPROM(可擦除可编程只读存储器)等。挥发性存储分为DRAM和SRAM。作为目前不挥发存储器的主流技术，Flash存储器主要有两大类：基于浮栅(Floating gate)型的和基于缺陷(Trap)型的。
[0004]电荷俘获存储器(CTM)是一种使用陷阱或量子阱材料作为电荷存储介质的非挥发性半导体存储器，随着俘获层等材料性能的改进以及存储单元尺寸进入纳米尺度，CTM的优势日益明显，已经受到广泛重视，并将成为32nm以下节点兼容CMOS前端工艺的非挥发存储技术的主流发展方向。
[0005]但是，电荷俘获存储器陷阱中的电荷存在一定的能级分布，从浅能级到深能级，浅能级中的陷阱电荷在高温下或者长期数据保持时，容易逃逸丢失，从而引起闪存存储单元特性的漂移和存储数据的破损。
[0006]针对上述问题，有必要对现有的电荷俘获存储器进行改进。

技术实现思路

[0007]解决的技术问题
[0008]针对现有技术所存在的上述缺点，本专利技术提供了一种闪存储存装置，该闪存储存装置可以将浅能级中的陷阱电荷提前移除，从而显著优化了闪存存储装置的保持特性和高温特性。
[0009]技术方案
[0010]为实现以上目的，本专利技术通过以下技术方案予以实现：
[0011]本专利技术提供一种闪存储存装置，包括衬底、和设置在所述衬底上的栅堆垛，所述衬底包括沟道区域、源区和漏区，所述沟道区域位于所述源区和所述漏区之间，所述栅堆垛设置在所述沟道区域上，所述栅堆垛由上至下依次为控制栅、阻挡氧化层、电荷俘获层和隧穿氧化层；其中，所述源区连接源极电压VS模块，所述漏区连接漏极电压VD模块，所述控制栅连接栅极电压VG模块。
[0012]进一步地，所述源极电压VS模块、所述漏极电压VD模块和所述栅极电压VG模块分
别输出电压，且输出电压的脉冲宽度和幅值可分别调节。
[0013]进一步地，所述栅极电压VG输出电压为低电平，所述源极电压VS模块和所述漏极电压VD模块输出电压为高电平。
[0014]进一步地，所述控制栅的材料包括：铂、金、铝化钛合金、钯、铝所构成的组合物、金属氮化物、金属硼氮化物、金属硅氮化物、金属硅化物和金属铝氮化物中的至少一种。
[0015]进一步地，所述电荷俘获层的材料包括：氧化钽、二氧化钛、钛酸钡，钛酸锶、二氧化锆、锆钛酸铅、二氧化铪、氧化铝、氧化钇、氧化镧、富含氧的氧氮化硅、富含氮的氧氮化硅、氮化铝、氮化硅、富含硅的氮化物、氧化铪、氧化钛、氮氧化铪和硅酸铪中的至少一种。
[0016]进一步地，所述阻挡氧化层的材料为介电常数大于二氧化硅的介电常数的介电材料，其包括：硅的氧化物、铪的氧化物、锆的氧化物、硅的氮化物、铝的氧化物、氮氧化铪化合物、铝酸铪化合物、二氧化钛，五氧化二钽，氧化铝，二氧化铈，三氧化钨，氧化钇中的至少一种。
[0017]进一步地，所述电荷俘获层包括多层。
[0018]进一步地，所述电荷俘获层包括置于所述隧道介电层上的第一氘化层、置于所述第一氘化层上的第一氮化物层、以及置于所述第一氮化物层上的第二氮化物层，其中所述第一氮化物层包括基本上无陷阱的富氧的氮化物层，并且所述第二氮化物层包括陷阱密集的贫氧的氮化物层，以及其中包括氧化物的抗隧穿层被布置成分隔所述第一氮化物层和所述第二氮化物层。
[0019]进一步地，所述第一氮化物层被氘化，并且所述第一氮化物层中的氘浓度低于所述第一氘化层中的氘浓度。
[0020]进一步地，还包括置于所述第二氮化物层上方的第二氘化层。
[0021]有益效果
[0022]本专利技术设计了一种闪存存储装置，主要针对电荷俘获存储器陷阱中的电荷存在一定的能级分布，能级分布为从浅能级到深能级，浅能级中的陷阱电荷在高温下或者长期数据保持时，容易逃逸丢失，从而引起闪存存储单元特性的漂移和存储数据的破损，该闪存存储装置的软擦除操作，将浅能级中的陷阱电荷提前移除，从而显著优化了闪存存储单元的保持特性和高温特性等可靠性问题。
附图说明
[0023]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1为本专利技术一实施例提供的闪存存储装置示意图；
[0025]图2为本专利技术一实施例提供的闪存存储装置中电压模块输出示意图；
[0026]图3为本专利技术一实施例提供的闪存存储装置的原理示意图。
具体实施方式
[0027]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例
中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0028]参阅图1，本专利技术一实施例提供了一种闪存储存装置，包括衬底、和设置在所述衬底上的栅堆垛，所述衬底包括沟道区域、源区和漏区，所述沟道区域位于所述源区和所述漏区之间，所述栅堆垛设置在所述沟道区域上，所述栅堆垛由上至下依次为控制栅、阻挡氧化层、电荷俘获层和隧穿氧化层；其中，所述源区连接源极电压VS模块，所述漏区连接漏极电压VD模块，所述控制栅连接栅极电压VG模块。本专利技术通过所述源极电压VS模块、所述漏极电压VD模块和所述栅极电压VG模块的分别调节输出，将浅能级中的陷阱电荷提前移除，如图3所示。
[0029]在本实施例中，如图2所示，所述源极电压VS模块、所述漏极电压VD模块和所述栅极电压VG模块分别输出电压，且输出电压的脉冲宽度和幅值可分别调节，并且，所述栅极电压VG输出电压为低电平，所述源极电压VS模块和所述漏极电压VD模块输出电压为高电平，使得在所述电荷俘获层的存储电子中部分浅能级的电子被复合，此外，该设置可以将所述闪存存储装置的高温特性和数据保持能力提升30％左右。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存储存装置，其特征在于，包括衬底、和设置在所述衬底上的栅堆垛，所述衬底包括沟道区域、源区和漏区，所述沟道区域位于所述源区和所述漏区之间，所述栅堆垛设置在所述沟道区域上，所述栅堆垛由上至下依次为控制栅、阻挡氧化层、电荷俘获层和隧穿氧化层；其中，所述源区连接源极电压VS模块，所述漏区连接漏极电压VD模块，所述控制栅连接栅极电压VG模块。2.根据权利要求1所述的闪存储存装置，其特征在于，所述源极电压VS模块、所述漏极电压VD模块和所述栅极电压VG模块分别输出电压，且输出电压的脉冲宽度和幅值可分别调节。3.根据权利要求2所述的闪存储存装置，其特征在于，所述栅极电压VG输出电压为低电平，所述源极电压VS模块和所述漏极电压VD模块输出电压为高电平。4.根据权利要求1所述的闪存储存装置，其特征在于，所述控制栅的材料包括：铂、金、铝化钛合金、钯、铝所构成的组合物、金属氮化物、金属硼氮化物、金属硅氮化物、金属硅化物和金属铝氮化物中的至少一种。5.根据权利要求1所述的闪存储存装置，其特征在于，所述电荷俘获层的材料包括：氧化钽、二氧化钛、钛酸钡，钛酸锶、二氧化锆、锆钛酸铅、二氧化铪、氧化铝、氧化钇、氧化镧、富含氧的氧氮化硅、富含氮的氧氮化...

【专利技术属性】
技术研发人员：毕津顺，
申请(专利权)人：天津市滨海新区微电子研究院，
类型：发明
国别省市：