半导体存储器装置及其制造方法和包括其的电子系统制造方法及图纸

一种半导体存储器装置可包括：单元衬底，其包括单元阵列区和延伸区；单元衬底上的第一模制结构；第一模制结构上的第二模制结构；穿过单元阵列区上的第一模制结构和第二模制结构的沟道结构；以及穿过延伸区上的第一模制结构和第二模制结构的单元接触结构。第一模制结构和第二模制结构分别包括按次序堆叠在单元阵列区上并且在延伸区上按照台阶方式堆叠的第一栅电极和第二栅电极。单元接触结构包括连接至第一栅电极之一的下导电图案、连接至第二栅电极之一的上导电图案和将下导电图案与上导电图案分离的绝缘图案。导电图案分离的绝缘图案。导电图案分离的绝缘图案。

【技术实现步骤摘要】
半导体存储器装置及其制造方法和包括其的电子系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年10月8日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0134118的优先权以及所有权益，该申请的全部内容以引用方式全文并入本文中。


[0003]本公开涉及一种半导体存储器装置、其制造方法和/或包括其的电子系统。更具体地说，本公开涉及一种包括多堆叠件的半导体存储器装置、其制造方法和/或包括其的电子系统。

技术介绍

[0004]为了满足消费者对卓越性能和廉价价格的需求，可能需要增加半导体存储器装置的集成密度。在半导体存储器装置中，由于半导体存储器装置的集成密度是确定产品价格的重要因素，因此可能特别需要增加的集成密度。
[0005]同时，在二维或平面半导体存储器装置的情况下，集成密度主要由单位存储器单元占据的面积决定，因此，集成密度可能会受到精细图案形成技术水平的极大影响。然而，由于图案的小型化可能需要极其昂贵的设备，因此二维半导体装置的集成密度增大，但仍然可能受到限制。因此，已经提出了具有三维排列的存储器单元的三维半导体装置。

技术实现思路

[0006]本公开的各方面提供了一种有利于产品的小型化的半导体存储器装置。
[0007]本公开的各方面还提供了一种制造有利于产品的小型化的半导体存储器装置的方法。
[0008]本公开的各方面还提供了一种包括有利于产品的小型化的半导体存储器装置的电子系统。
[0009]然而，本公开的各方面不限于本文提出的这些。通过参照下面通过的本公开的具体实施方式，本公开的上面和其它方面将对于本公开所属领域的普通技术人员之一变得更清楚。
[0010]根据实施例，一种半导体存储器装置可包括：单元衬底，其包括单元阵列区和延伸区；单元衬底上的第一模制结构，第一模制结构包括按次序堆叠在单元阵列区上并且在延伸区上按照台阶方式堆叠的多个第一栅电极；第一模制结构上的第二模制结构，第二模制结构包括按次序堆叠在单元阵列区上的第一模制结构上并且在延伸区上按照台阶方式堆叠的多个第二栅电极；沟道结构，其穿过单元阵列区上的第一模制结构和第二模制结构；以及单元接触结构，其穿过延伸区上的第一模制结构和第二模制结构。单元接触结构可包括连接至多个第一栅电极之一的下导电图案、连接至多个第二栅电极之一的上导电图案和将下导电图案与上导电图案分离的绝缘图案。
[0011]根据实施例，一种半导体存储器装置可包括：单元衬底，其包括单元阵列区和延伸
区；单元衬底上的第一模制结构，第一模制结构包括按次序堆叠在单元阵列区上的多个第一栅电极，多个第一栅电极中的每一个包括其中其上表面的一部分在延伸区上暴露的第一焊盘区；第一模制结构上的第二模制结构，第二模制结构包括按次序堆叠在第一模制结构上的多个第二栅电极，多个第二栅电极中的每一个包括其中其上表面的一部分在延伸区上暴露的第二焊盘区；沟道结构，其在与单元阵列区上的单元衬底的上表面交叉的竖直方向上延伸，沟道结构穿过第一模制结构和第二模制结构；字线切割区，其在与竖直方向交叉的第一方向上延伸，以切割第一模制结构和第二模制结构；位线，其在与第一方向和竖直方向交叉的第二方向上延伸，位线连接至沟道结构；单元接触结构，其在延伸区上在竖直方向上延伸，单元接触结构穿过第一模制结构和第二模制结构；以及绝缘环，其在单元接触结构与多个第一栅电极中的每一个之间，以及单元接触结构与多个第二栅电极中的每一个之间。单元接触结构可包括与多个第一栅电极中的对应的第一栅电极的焊盘区接触的下导电图案、与多个第二栅电极中的对应的第二栅电极的第二焊盘区接触的上导电图案、和将下导电图案与上导电图案分离的绝缘图案。
[0012]根据实施例，一种用于制造半导体存储器装置的方法可包括：提供包括单元阵列区和延伸区的单元衬底；在单元衬底上形成第一模制结构，第一模制结构包括按次序堆叠在单元衬底上的多个第一栅电极，所述多个第一栅电极中的每一个包括第一焊盘区，其中其上表面的一部分在延伸区上暴露；在第一模制结构上形成第二模制结构，第二模制结构包括按次序堆叠在第一模制结构上的多个第二栅电极，所述多个第二栅电极中的每一个包括第二焊盘区，其中其上表面的一部分在延伸区上暴露；形成穿过单元阵列区上的第一模制结构和第二模制结构的沟道结构；形成穿过延伸区上的第一模制结构和第二模制结构的单元接触孔；形成单元接触孔与所述多个第一栅电极中的每一个之间和单元接触孔与所述多个第二栅电极中的每一个之间的绝缘环；通过扩张单元接触孔暴露出所述多个第一栅电极中的至少一个的第一焊盘区的至少一部分和第二焊盘区的所述多个第二栅电极中的至少一个第二焊盘区的至少一部分；以及通过填充单元接触孔形成单元接触结构。单元接触结构可包括与第一栅电极的第一焊盘区接触的下导电图案、与第二栅电极的第二焊盘区接触的上导电图案、以及将下导电图案与上导电图案分离的绝缘图案。
[0013]根据实施例，一种电子系统可包括：主衬底；主衬底上的半导体存储器装置；以及主衬底上的控制器，控制器电连接至半导体存储器装置。半导体存储器装置可包括单元衬底、单元衬底上的第一模制结构、第一模制结构上的第二模制结构、沟道结构和单元接触结构。单元衬底包括单元阵列区和延伸区。第一模制结构可包括按次序堆叠在单元阵列区上并且在延伸区上按照台阶方式堆叠的多个第一栅电极。第二模制结构可包括按次序堆叠在第一模制结构上并且在延伸区上按照台阶方式堆叠的多个第二栅电极。沟道结构可穿过单元阵列区上的第一模制结构和第二模制结构。单元接触结构可穿过延伸区上的第一模制结构和第二模制结构。单元接触结构可包括将多个第一栅电极之一电连接至控制器的下导电图案、将多个第二栅电极之一电连接至控制器的上导电图案、和将下导电图案与上导电图案分离的绝缘图案。
附图说明
[0014]通过参照附图详细描述本公开的示例实施例，本公开的以上和其它方面和特征将
变得更明显，在附图中：
[0015]图1是用于解释根据一些实施例的半导体存储器装置的示例框图。
[0016]图2是解释根据一些实施例的半导体存储器装置的示例电路图。
[0017]图3是示出根据一些实施例的半导体存储器装置的布局图。
[0018]图4是沿着图3的线A
‑
A截取的剖视图。
[0019]图5A是示出图4的区S1的放大剖视图。
[0020]图5B是示出图4的区S1的放大立体图。
[0021]图6是示出图3的区S2的放大剖视图。
[0022]图7是沿着图3的线B
‑
B截取的剖视图。
[0023]图8A和图8B是示出图4的区S1的各种其它放大剖视图。
[0024]图9是示出根据一些实施例的半导体存储器装置的剖视图。
[0025]图10是示出根据一些实施例的半导体存储器装置的剖视图。
[0026]图11是示出图10的区S2的放大剖视图。
[0027]图12是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，包括：单元衬底，其包括单元阵列区和延伸区；所述单元衬底上的第一模制结构，所述第一模制结构包括按次序堆叠在所述单元阵列区上并且在所述延伸区上按照台阶方式堆叠的多个第一栅电极；所述第一模制结构上的第二模制结构，所述第二模制结构包括按次序堆叠在所述单元阵列区上的所述第一模制结构上并且在所述延伸区上按照台阶方式堆叠的多个第二栅电极；沟道结构，其穿过所述单元阵列区上的所述第一模制结构和所述第二模制结构；以及单元接触结构，其穿过所述延伸区上的所述第一模制结构和所述第二模制结构，其中，所述单元接触结构包括连接至所述多个第一栅电极之一的下导电图案、连接至所述多个第二栅电极之一的上导电图案和将所述下导电图案与所述上导电图案分离的绝缘图案。2.根据权利要求1所述的半导体存储器装置，还包括：绝缘环，其在所述单元接触结构与所述多个第一栅电极中的每一个之间和所述单元接触结构与所述多个第二栅电极中的每一个之间。3.根据权利要求1所述的半导体存储器装置，其中，所述单元接触结构包括在所述第一模制结构下方的第一延伸部分、所述第一模制结构与所述第二模制结构之间的第二延伸部分、所述第二模制结构上的第三延伸部分、穿过所述第一模制结构并且将所述第一延伸部分连接至所述第二延伸部分的第一穿通部分、以及穿过所述第二模制结构并且将所述第二延伸部分连接至所述第三延伸部分的第二穿通部分，并且所述第一延伸部分的宽度、所述第二延伸部分的宽度和所述第三延伸部分的宽度各自大于所述第一穿通部分的宽度和所述第二穿通部分的宽度。4.根据权利要求3所述的半导体存储器装置，其中，所述下导电图案在所述第一延伸部分、所述第二延伸部分、所述第一穿通部分和所述第二穿通部分中，所述上导电图案在所述第三延伸部分中，并且所述绝缘图案的至少一部分在所述第二穿通部分中并且将所述下导电图案与所述上导电图案分离。5.根据权利要求3所述的半导体存储器装置，还包括：所述单元衬底与所述第一模制结构之间的第一停止层；以及所述第一模制结构与所述第二模制结构之间的第二停止层，其中所述第一延伸部分的上表面由所述第一停止层的底表面限定，并且所述第二延伸部分的上表面由所述第二停止层的底表面限定。6.根据权利要求1所述的半导体存储器装置，还包括：所述单元衬底上的第一层间绝缘层，所述第一层间绝缘层覆盖所述第一模制结构；所述第一层间绝缘层上的第二层间绝缘层，所述第二层间绝缘层覆盖所述第二模制结构；以及穿过所述第一层间绝缘层和所述第二层间绝缘层的衬底接触结构，其中
所述衬底接触结构连接至所述单元衬底。7.根据权利要求1所述的半导体存储器装置，还包括：穿通件结构，其中，所述单元衬底包括穿通区，所述第一模制结构和所述第二模制结构中的每一个包括按次序堆叠在所述穿通区上的所述单元衬底上的多个模制牺牲层，所述穿通件结构穿过所述穿通区上的所述第一模制结构和所述第二模制结构。8.根据权利要求1所述的半导体存储器装置，还包括：所述延伸区上的所述第一模制结构和所述第二模制结构之间的第三模制结构，其中，所述第三模制结构包括按次序堆叠在所述第一模制结构上的多个模制牺牲层，所述下导电图案穿过所述第三模制结构，并且所述下导电图案连接至所述多个第一栅电极之一。9.根据权利要求1所述的半导体存储器装置，还包括：外围电路板；所述外围电路板上的外围电路元件；覆盖所述外围电路元件的布线间绝缘层；以及所述布线间绝缘层中的布线结构，所述布线结构将所述外围电路元件连接至所述单元接触结构，其中，所述单元衬底在所述布线间绝缘层上。10.根据权利要求9所述的半导体存储器装置，还包括：穿通件结构，其穿过所述延伸区上的所述第一模制结构和所述第二模制结构，其中，所述穿通件结构将所述下导电图案和所述上导电图案之一连接至所述布线结构。11.一种半导体存储器装置，包括：单元衬底，其包括单元阵列区和延伸区；所述单元衬底上的第一模制结构，所述第一模制结构包括按次序堆叠在所述单元阵列区上的多个第一栅电极，所述多个第一栅电极中的每一个包括第一焊盘区，在所述第一焊盘区中第一栅电极的上表面的一部分在所述延伸区上暴露；所述第一模制结构上的第二模制结构，所述第二模制结构包括按次序堆叠在所述第一模制结构上的多个第二栅电极，所述多个第二栅电极中的每一个包括第二焊盘区，在所述第二焊盘区中第二栅电极的上表面的一部分在所述延伸区上暴露；沟道结构，其在所述单元阵列区上在与所述...

【专利技术属性】
技术研发人员：孙龙勋，金俊成，成锡江，李吉成，李钟旻，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：