存储器件、具有其的存储器系统及其操作方法技术方案

提供存储器件、具有其的存储器系统及其操作方法。该存储器件包括：存储单元阵列，所述存储单元阵列包括连接到多条字线和多条位线的多个存储单元；目标行刷新逻辑电路，所述目标行刷新逻辑电路被配置为：基于多个目标行地址的受害点值从所述多个目标行地址中选择目标行地址作为刷新行地址，以及对所述多个存储单元中的第一存储单元执行刷新操作，所述第一存储单元与所述多条字线中的由刷新行地址指示的字线连接；受害点表，所述受害点表被配置为存储所述多个目标行地址的所述受害点值；以及受害点累加器，所述受害点累加器被配置为：从外部设备接收第一行地址，以及每单位时间段累加与所述第一行地址相对应的至少一个目标行地址的第一受害点值。地址的第一受害点值。地址的第一受害点值。

【技术实现步骤摘要】
存储器件、具有其的存储器系统及其操作方法
[0001]相关申请的交叉引用
[0002]本申请基于2021年11月17日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0158856并要求其优先权，其公开内容通过引用的方式整体并入本文。


[0003]本公开涉及一种存储器件、具有该存储器件的存储器系统以及操作该存储器件的方法。

技术介绍

[0004]通常，动态随机存取存储器(DRAM)可以执行刷新操作以保持所存储的数据。也就是说，DRAM可以通过刷新操作来保持存储在单元电容器中的数据。随着诸如集成密度增加等工艺技术的发展，DRAM的单元之间的间隙已经减小。而且，由于单元之间的间隙减小，相邻单元或字线的干扰已成为决定数据可靠性的因素。即使上述干扰集中在特定单元上，也可能难以限制对诸如DRAM的随机存取存储器中的特定地址的访问。因此，可能发生对特定单元的扰动，并且该单元的刷新特性也可能受到影响。

技术实现思路

[0005]提供了一种可以减少行锤击扰动的存储器件、包括该存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器件，所述存储器件包括：存储单元阵列，所述存储单元阵列包括连接到多条字线和多条位线的多个存储单元；目标行刷新逻辑电路，所述目标行刷新逻辑电路被配置为：基于多个目标行地址的受害点值从所述多个目标行地址中选择目标行地址作为刷新行地址，以及对所述多个存储单元中的第一存储单元执行刷新操作，所述第一存储单元与所述多条字线中的由所述刷新行地址指示的字线连接；受害点表，所述受害点表被配置为存储所述多个目标行地址的所述受害点值；以及受害点累加器，所述受害点累加器被配置为：从外部设备接收第一行地址，以及每单位时间段累加与所述第一行地址相对应的至少一个目标行地址的第一受害点值。2.根据权利要求1所述的存储器件，其中，所述目标行刷新逻辑电路还被配置为：每预定时间基于包括所述单位时间段内所述第一行地址的访问计数的访问计数表和所述受害点表来确定所述刷新行地址。3.根据权利要求2所述的存储器件，其中，所述预定时间为周期性刷新时间。4.根据权利要求2所述的存储器件，其中，所述预定时间为用于从所述外部设备接收刷新管理命令的时间。5.根据权利要求2所述的存储器件，其中，所述预定时间包括多个所述单位时间段。6.根据权利要求5所述的存储器件，其中，所述多个单位时间段基于寄存器的逐出计数值而变化。7.根据权利要求1所述的存储器件，其中，所述受害点累加器还被配置为：不同地累加与所述第一行地址最相邻的目标行地址的第二受害点值和不与所述第一行地址最相邻的目标行地址的第三受害点值。8.根据权利要求1所述的存储器件，其中，所述受害点表被存储在所述存储单元阵列的专用存储单元区域中。9.根据权利要求1所述的存储器件，其中，所述受害点累加器被实现在PIM模块中，所述PIM模块即存储器内处理模块。10.根据权利要求9所述的存储器件，其中，所述PIM模块被配置为：每所述单位时间段，从与专用存储单元区域的第一专用行连接的存储单元中读取先前受害点值，将随对行地址的访问而定的第四受害点值累加到所述先前受害点值中，以及将累加后的受害点值存储在与所述专用存储单元区域的第二专用行连接的存储单元中。11.一种存储器件，所述存储器件包括：访问计数表，所述访问计数表被配置为存储多个被访问行地址中的每一个被访问行地址的访问...

【专利技术属性】
技术研发人员：金熙重，金浩渊，柳廷旻，赵诚珍，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：