动态随机存取内存及其操作方法技术

本发明专利技术提供一种动态随机存取内存(DRAM)及其操作方法。DRAM包括存储单元数组、刷新计数器、行干扰逻辑电路以及刷新逻辑电路。存储单元数组包括多个存储单元行。刷新计数器提供目前刷新字符线地址。行干扰逻辑电路提供受害字符线地址。刷新逻辑电路在tRFC中的第一子期间使用目前刷新字符线地址去刷新目标行，以进行自动刷新操作。刷新逻辑电路在相同tRFC中的第二子期间使用受害字符线地址去刷新受害行以进行行干扰保护。以进行行干扰保护。以进行行干扰保护。

【技术实现步骤摘要】
动态随机存取内存及其操作方法


[0001]本专利技术涉及一种内存，尤其涉及一种动态随机存取内存(Dynamic Random Access Memory，DRAM)及其操作方法。

技术介绍

[0002]行干扰(row hammer)现象是动态随机存取内存(Dynamic Random Access Memory，DRAM)的物理漏电问题。当DRAM中特定的字符线(word line)被重复开启多次时，所述字符线相邻的字符线的存储单元(memory cell)即可能因为串音干扰(cross talk)或耦合(coupling)效应而遗失所存储的数据，此种干扰现象称为行干扰现象。自动刷新命令(auto
‑
refresh command)可以某种程度防止因行干扰而遗失数据。自动刷新命令会扫描DRAM芯片的每一条字符线，亦即一条一条地刷新每一条字符线的存储单元。无论如何，对全部行(全部字符线)完成刷新需要不少时间。亦即对任何一行而言，当下刷新至下一次刷新之间的刷新时间间隔相当长且缺乏弹性。在某一条字符线(又称加害字符线，aggressor word line)于一个刷新时间间隔中被频繁开启多次的情况下，相邻字符线(又称受害字符线，victim word line)的存储单元在执行自动刷新操作前便可能会因为频繁的行干扰而遗失数据。如何防止因行干扰而遗失数据，是本
诸多技术课题之一。

技术实现思路

[0003]本专利技术提供一种动态随机存取内存(Dynamic Random Access Memory，DRAM)及其操作方法，以提供行干扰(row hammer)保护。
[0004]在根据本专利技术的实施例中，上述的DRAM包括存储单元数组、刷新计数器、行干扰逻辑电路以及刷新逻辑电路。存储单元数组包括多个存储单元行(memory cell row)。刷新计数器用以提供自动刷新操作的目前刷新字符线地址，其中目前刷新字符线地址对应于这些存储单元行中的一个目标行。行干扰逻辑电路用以提供行干扰保护的受害字符线地址，其中受害字符线地址对应于这些存储单元行中的一个受害行。刷新逻辑电路耦接至刷新计数器与行干扰逻辑电路，以接收目前刷新字符线地址与受害字符线地址。刷新逻辑电路用以基于内存控制器所发出的刷新命令而进入行刷新周期时间(Row Refresh Cycle Time)。其中，刷新逻辑电路在行刷新周期时间中的第一子期间使用目前刷新字符线地址去刷新目标行以进行自动刷新操作，以及刷新逻辑电路在行刷新周期时间中的第二子期间使用受害字符线地址去刷新所述受害行以进行行干扰保护。
[0005]在根据本专利技术的实施例中，上述的操作方法包括：由DRAM的刷新计数器提供自动刷新操作的目前刷新字符线地址，其中目前刷新字符线地址对应于DRAM的存储单元数组的多个存储单元行中的一个目标行；由DRAM的行干扰逻辑电路提供行干扰保护的受害字符线地址，其中受害字符线地址对应于这些存储单元行中的一个受害行；基于内存控制器所发出的刷新命令而进入行刷新周期时间；由DRAM的刷新逻辑电路在行刷新周期时间中的第一子期间使用目前刷新字符线地址去刷新目标行，以进行自动刷新操作；以及由刷新逻辑电
路在行刷新周期时间中的第二子期间使用受害字符线地址去刷新所述受害行，以进行行干扰保护。
[0006]基于上述，本专利技术诸实施例所述DRAM基于内存控制器所发出的刷新命令而进入行刷新周期时间。刷新逻辑电路可以将一个行刷新周期时间至少分为第一子期间与第二子期间。刷新逻辑电路除了在行刷新周期时间的第一子期间使用刷新计数器所提供的目前刷新字符线地址去刷新对应的目标行之外，刷新逻辑电路还可以在相同行刷新周期时间中的第二子期间使用行干扰逻辑电路所提供的受害字符线地址去刷新对应的受害行。因此，所述DRAM可以在任何一个行刷新周期时间中选择性地(弹性地)进行行干扰保护。
附图说明
[0007]图1是依照本专利技术的一实施例的一种动态随机存取内存(DRAM)的电路方块(circuit block)示意图；
[0008]图2是说明自动刷新操作的时序示意图；
[0009]图3是依照本专利技术的一实施例的一种动态随机存取内存的操作方法的流程示意图；
[0010]图4是依照本专利技术的一实施例，说明自动刷新操作的时序示意图。
[0011]附图标记说明
[0012]10:内存控制器
[0013]100:动态随机存取内存(DRAM)
[0014]110:刷新计数器
[0015]120:行干扰(row hammer)逻辑电路
[0016]130:刷新逻辑电路
[0017]140:存储单元数组
[0018]210、220、410、420:行刷新周期时间
[0019]411、421:第一子期间
[0020]412、422:第二子期间
[0021]MC:存储单元电路
[0022]RA1、RA1、RA2、RA3、RA4、RA5、RA6、RA7、RA8、RA9、RA10、RA11、RA12、RH1、RH2、RH3、RH4:存储单元行
[0023]REF_CMD:刷新命令
[0024]REF_RA:目前刷新字符线地址
[0025]RH_RA:受害字符线地址
[0026]S310、S320、S330、S340、S350:步骤
[0027]T1、T2、T3、T4:时间点、
具体实施方式
[0028]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
[0029]在本案说明书全文(包括权利要求)中所使用的“耦接(或连接)”一词可指任何直
接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。本案说明书全文(包括权利要求)中提及的“第一”、“第二”等用语是用以命名组件(element)的名称，或区别不同实施例或范围，而并非用来限制组件数量的上限或下限，亦非用来限制组件的次序。另外，凡可能之处，在附图及实施方式中使用相同标号的组件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的组件/构件/步骤可以相互参照相关说明。
[0030]图1是依照本专利技术的一实施例的一种动态随机存取内存(Dynamic Random Access Memory，DRAM)100的电路方块(circuit block)示意图。内存控制器10可以控制与存取DRAM 100。图1所示DRAM 100包括刷新计数器(refresh counter)110、行干扰(row hammer)逻辑电路120、刷新逻辑电路130以及存储单元数组140。存储单元数组140包括多个存储单元行(memory cell row)，例如图1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种动态随机存取内存，其特征在于，所述动态随机存取内存包括：存储单元数组，包括多个存储单元行；刷新计数器，用以提供自动刷新操作的目前刷新字符线地址，其中所述目前刷新字符线地址对应于所述多个存储单元行中的目标行；行干扰逻辑电路，用以提供行干扰保护的受害字符线地址，其中所述受害字符线地址对应于所述多个存储单元行中的受害行；以及刷新逻辑电路，耦接至所述刷新计数器与所述行干扰逻辑电路以接收所述目前刷新字符线地址与所述受害字符线地址，用以基于内存控制器所发出的刷新命令而进入行刷新周期时间，其中所述刷新逻辑电路在所述行刷新周期时间中的第一子期间使用所述目前刷新字符线地址去刷新所述目标行以进行所述自动刷新操作，以及所述刷新逻辑电路在所述行刷新周期时间中的第二子期间使用所述受害字符线地址去刷新所述受害行以进行所述行干扰保护。2.根据权利要求1所述的动态随机存取内存，其特征在于，所述行刷新周期时间的所述第一子期间包括多个行地址启用时间，所述刷新计数器分别在所述多个行地址启用时间更新所述目前刷新字符线地址，以及所述刷新逻辑电路在所述多个行地址启用时间的每一个刷新所述目前刷新字符线地址所对应的所述目标行。3.根据权利要求1所述的动态随机存取内存，其特征在于，所述行刷新周期时间的所述第二子期间包括至少一个行地址启用时间，所述行干扰逻辑电路在所述至少一个行地址启用时间更新所述受害字符线地址，以及所述刷新逻辑电路在所述至少一个行地址启用时间的每一个刷新所述受害字符线地址所对应的所述受害行。4.根据权利要求3所述的动态随机存取内存，其特征在于，所述行地址启用时间为动态随机存取内存标准所规范的tRAS。5.根据权利要求1所述的动态随机存取内存，其特征在于，所述行刷新周期时间为动态随机存取内存标准所规范的tR...

【专利技术属性】
技术研发人员：颜农，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：