动态随机存取内存及其操作方法技术

本发明专利技术提供一种动态随机存取内存(DRAM)及其操作方法。DRAM包括存储单元数组、刷新计数器、行干扰逻辑电路以及刷新逻辑电路。存储单元数组包括多个存储单元行。刷新计数器提供目前刷新字符线地址。行干扰逻辑电路提供受害字符线地址。刷新逻辑电路在tRFC中的第一子期间使用目前刷新字符线地址去刷新目标行，以进行自动刷新操作。刷新逻辑电路在相同tRFC中的第二子期间使用受害字符线地址去刷新受害行以进行行干扰保护。以进行行干扰保护。以进行行干扰保护。

【技术实现步骤摘要】
动态随机存取内存及其操作方法


[0001]本专利技术涉及一种内存，尤其涉及一种动态随机存取内存(Dynamic Random Access Memory，DRAM)及其操作方法。

技术介绍

[0002]行干扰(row hammer)现象是动态随机存取内存(Dynamic Random Access Memory，DRAM)的物理漏电问题。当DRAM中特定的字符线(word line)被重复开启多次时，所述字符线相邻的字符线的存储单元(memory cell)即可能因为串音干扰(cross talk)或耦合(coupling)效应而遗失所存储的数据，此种干扰现象称为行干扰现象。自动刷新命令(auto
‑
refresh command)可以某种程度防止因行干扰而遗失数据。自动刷新命令会扫描DRAM芯片的每一条字符线，亦即一条一条地刷新每一条字符线的存储单元。无论如何，对全部行(全部字符线)完成刷新需要不少时间。亦即对任何一行而言，当下刷新至下一次刷新之间的刷新时间间隔相当长且缺乏弹性。在某一条字符线(又称加害字符线，aggress本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种动态随机存取内存，其特征在于，所述动态随机存取内存包括：存储单元数组，包括多个存储单元行；刷新计数器，用以提供自动刷新操作的目前刷新字符线地址，其中所述目前刷新字符线地址对应于所述多个存储单元行中的目标行；行干扰逻辑电路，用以提供行干扰保护的受害字符线地址，其中所述受害字符线地址对应于所述多个存储单元行中的受害行；以及刷新逻辑电路，耦接至所述刷新计数器与所述行干扰逻辑电路以接收所述目前刷新字符线地址与所述受害字符线地址，用以基于内存控制器所发出的刷新命令而进入行刷新周期时间，其中所述刷新逻辑电路在所述行刷新周期时间中的第一子期间使用所述目前刷新字符线地址去刷新所述目标行以进行所述自动刷新操作，以及所述刷新逻辑电路在所述行刷新周期时间中的第二子期间使用所述受害字符线地址去刷新所述受害行以进行所述行干扰保护。2.根据权利要求1所述的动态随机存取内存，其特征在于，所述行刷新周期时间的所述第一子期间包括多个行地址启用时间，所述刷新计数器分别在所述多个行地址启用时间更新所述目前刷新字符线地址，以及所述刷新逻辑电路在所述多个行地址启用时间的每一个刷新所述目前刷新字符线地址所对应的所述目标行。3.根据权利要求1所述的动态随机存取内存，其特征在于，所述行刷新周期时间的所述第二子期间包括至少一个行地址启用时间，所述行干扰逻辑电路在所述至少一个行地址启用时间更新所述受害字符线地址，以及所述刷新逻辑电路在所述至少一个行地址启用时间的每一个刷新所述受害字符线地址所对应的所述受害行。4.根据权利要求3所述的动态随机存取内存，其特征在于，所述行地址启用时间为动态随机存取内存标准所规范的tRAS。5.根据权利要求1所述的动态随机存取内存，其特征在于，所述行刷新周期时间为动态随机存取内存标准所规范的tR...

【专利技术属性】
技术研发人员：颜农，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：