存储设备以及用于控制行锤击的方法技术

提供了一种控制行锤击的方法及存储设备。该存储设备包括：具有存储单元行的存储单元阵列；控制逻辑电路，被配置为将存储单元阵列的访问地址分类为真实条目和虚假条目，并从访问地址中识别行锤击地址；以及刷新控制电路，被配置为在行锤击监测时间范围内刷新与由行锤击地址指示的存储单元行物理上相邻的存储单元行。控制逻辑电路还被配置为基于虚假条目的访问次数等于或大于第一阈值将虚假条目升级为真实条目。为真实条目。为真实条目。

【技术实现步骤摘要】
存储设备以及用于控制行锤击的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年10月26日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0144005的优先权，并在此通过引用完整地并入其公开内容。


[0003]本公开涉及半导体存储设备，更具体地，涉及用于使用区分虚假条目和真实条目的条目标识符来控制行锤击的半导体存储设备及其操作方法。

技术介绍

[0004]使用半导体芯片的系统广泛使用动态随机存取存储器(DRAM)作为其工作存储器或主存储器以在其中存储主机使用的数据或指令和/或执行计算操作。一般来说，DRAM在主机的控制下写入数据或读取写入的数据。当执行计算操作时，主机从DRAM检索指令和/或数据，并使用数据来执行指令和/或执行计算操作。主机可以将计算操作的结果写回到DRAM。
[0005]随着DRAM容量和密度的增加，DRAM单元尺寸已经减小。一些基于DRAM的系统可能由于繁重的工作负荷而出现间歇性故障。这种故障可能是由于对一行单个存储单元的重复访问本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储设备，包括：存储单元阵列，包括多个存储单元行；控制逻辑电路，被配置为将所述存储单元阵列的访问地址分类为真实条目和虚假条目，并从所述访问地址中识别行锤击地址，其中，每个所述真实条目指示具有等于或大于第一阈值的访问次数的访问地址，每个所述虚假条目指示具有小于所述第一阈值的访问次数的访问地址；以及刷新控制电路，被配置为在行锤击监测时间范围内刷新与由所述行锤击地址指示的存储单元行物理上相邻的存储单元行，其中，所述控制逻辑电路还被配置为基于虚假条目的访问次数等于或大于所述第一阈值将该虚假条目升级为真实条目。2.根据权利要求1所述的存储设备，其中，所述控制逻辑电路还被配置为存储地址表，并且所述地址表包括：地址存储器，被配置为指示所述访问地址中的每一个的条目标识符，其中，所述条目标识符指示访问地址被分类为所述真实条目还是所述虚假条目；以及计数器存储器，被配置为存储每个所述真实条目和每个所述虚假条目的访问次数。3.根据权利要求2所述的存储设备，其中，所述控制逻辑电路还被配置为将升级的虚假条目作为真实条目存储在所述地址表中的分配给所述真实条目的第一条目空间中。4.根据权利要求3所述的存储设备，其中，所述控制逻辑电路还被配置为基于所述第一条目空间中没有空的空间，将存储在所述地址表中的具有最低访问次数的真实条目与所述升级的虚假条目交换。5.根据权利要求4所述的存储设备，其中，所述控制逻辑电路还被配置为将所述具有最低访问次数的真实条目降级为虚假条目，并将降级的真实条目的访问计数值初始化为小于所述第一阈值的第一值。6.根据权利要求5所述的存储设备，其中，所述第一值比所述第一阈值小1。7.根据权利要求1所述的存储设备，其中，所述控制逻辑电路还被配置为基于与对应于所述行锤击地址的存储单元行物理上相邻的存储单元行被刷新，将与所述行锤击地址相对应的访问计数值初始化为所述第一阈值。8.一种存储设备，包括：存储单元阵列，包括多个存储单元行；控制逻辑电路，被配置为将所述存储单元阵列的访问地址分类为真实条目和虚假条目，并从所述访问地址中识别行锤击地址，其中，每个所述真实条目指示具有等于或大于第一阈值的访问次数的访问地址，每个所述虚假条目指示具有小于所述第一阈值的访问次数的访问地址；以及刷新控制电路，被配置为在行锤击监测时间范围内刷新与由所述行锤击地址指示的存储单元行物理上相邻的存储单元行，其中，所述控制逻辑电路还被配置为基于逐出次数来调整第一条目空间与第二条目空间的比率，其中所述第一条目空间被分配给所述真实条目，所述第二条目空间被分配给所述虚假条目。9.根据权利要求8所述的存储设备，其中，所述控制逻辑电路还被配置为存储地址表，
并且所述地址表包括：地址存储器，被配置为指示所述访问地址中的每一个的条目标识符，其中，所述条目标识符指示访问地址被分类为所述真实条目还是所述虚假条目；以及计数器...

【专利技术属性】
技术研发人员：柳廷旻，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：