本公开涉及集成电路领域，公开了一种刷新控制电路及存储器。其中，刷新控制电路包括：标志信号生成模块、地址采样模块和执行模块。标志信号生成模块，被配置为接收刷新命令，并根据连续接收的刷新命令生成n个刷新标志信号，n为正整数。地址采样模块，连接标志信号生成模块，被配置为接收n个刷新标志信号，并响应于n个刷新标志信号，将被开启次数最多的n个锤击行地址依次选择输出；执行模块，连接地址采样模块，被配置为依次接收n个锤击行地址，并依次对n个锤击行地址的相邻受害行地址执行刷新操作。本公开实施例能够更有针对性地对行锤问题进行防护，提高了保护性刷新的效果。提高了保护性刷新的效果。提高了保护性刷新的效果。
【技术实现步骤摘要】
一种刷新控制电路及存储器
[0001]本公开涉及集成电路领域，具体涉及一种刷新控制电路及存储器。
技术介绍
[0002]随着半导体制造工艺水平的逐渐提高，存储器的密度不断增加，存储单元物理尺寸越来越小缩小，存储单元中的字线在物理上更接近，相邻的字线之间的电容耦合增大，存储单元上存储的数据也越来越容易受到相邻存储行的影响。
[0003]存储器存储器存储器同时，随着存储器工作频率的提升，字线被开启的时间缩短，因字线频繁开启或长时间开启会导致的存储器行锤（Row Hammer）问题越来越严重，如何有效解决行锤问题，是当前亟待解决的问题。
技术实现思路
[0004]有鉴于此，本公开实施例提供了一种刷新控制电路及存储器，能够更有针对性地对行锤问题进行防护，提高了保护性刷新的效果。
[0005]本公开实施例的技术方案是这样实现的：
[0006]本公开实施例提供了一种刷新控制电路，所述刷新控制电路包括：标志信号生成模块，被配置为接收刷新命令，并根据连续接收的所述刷新命令生成n个所述刷新标志信号，n为正整数；地址采样模块，连接所述标志信号生成模块，被配置为接收n个所述刷新标志信号，并响应于n个所述刷新标志信号，将被开启次数最多的n个锤击行地址中的全部或部分依次选择输出；执行模块，连接所述地址采样模块，被配置为依次接收n个所述锤击行地址，并依次对n个所述锤击行地址的相邻受害行地址执行刷新操作。
[0007]上述方案中，所述标志信号生成模块，还被配置为接收激活命令，响应于所述激活命令，对n个所述刷新标志信号执行复位操作。
[0008]上述方案中，所述地址采样模块，还被配置为在n个所述刷新标志信号被复位时输出默认行地址；所述默认行地址为未被输出的所述锤击行地址中被开启次数最多的一个。
[0009]上述方案中，所述标志信号生成模块，还被配置为在连续接收到的所述刷新命令的数量达到第i预设值时，将第i个所述刷新标志信号设置为第一电平值，将其余n
‑
1个所述刷新标志信号设置为第二电平值；i大于等于1，且小于等于n；所述地址采样模块，还被配置为在接收到的n个所述刷新标志信号中仅有第i个为第一电平值时，输出第i个所述锤击行地址。
[0010]上述方案中，所述标志信号生成模块，还被配置为在执行所述复位操作中，将n个所述刷新标志信号均设置为第二电平值。
[0011]上述方案中，所述标志信号生成模块包括：计数模块和编码模块；所述计数模块，被配置为接收所述刷新命令，对所述刷新命令进行计数以生成计数值；所述编码模块，连接所述计数模块，被配置为对所述计数值编码，生成并输出n个所述刷新标志信号。
[0012]上述方案中，所述计数模块包括：m个级联的D触发器；其中，2
m
大于或等于n；第1级
所述D触发器的时钟输入端接收刷新命令；每一级所述D触发器的反相输出端连接其数据输入端；每一级所述D触发器的反相输出端还连接下一级所述D触发器的时钟输入端；每一级所述D触发器的复位端接收所述激活命令。
[0013]上述方案中，所述编码模块包括：n个与门；每个所述与门的m个输入端，分别连接m个所述D触发器的同相输出端或反相输出端；任意两个所述与门均不具有完全相同的输入；n个所述与门的输出端一一对应输出n个所述刷新标志信号。
[0014]上述方案中，所述刷新控制电路还包括：命令解码模块；所述命令解码模块，连接所述标志信号生成模块，被配置为解码出刷新命令和激活命令，并将所述刷新命令和所述激活命令传输到所述标志信号生成模块。
[0015]上述方案中，所述地址采样模块包括：地址选取单元，被配置为从锤击行地址列表中选取出被开启次数最多的n个所述锤击行地址；地址比较单元，连接所述地址选取单元，被配置为获取n个所述锤击行地址，比较n个所述锤击行地址的被开启次数，并按照所述被开启次数对n个所述锤击行地址进行排序；地址输出单元，连接所述地址比较单元，被配置为接收n个所述刷新标志信号和排序后的n个所述锤击行地址，响应于n个所述刷新标志信号，将排序后的n个所述锤击行地址中的全部或部分依次选择并从其输出端输出。
[0016]上述方案中，所述地址选取单元，还被配置为在n个所述刷新标志信号被复位时，响应于所述激活命令，重新选取被开启次数最多的n个所述锤击行地址。
[0017]上述方案中，所述地址选取单元，还被配置为将所述地址输出单元输出的所述锤击行地址，从锤击行地址列表中删除。
[0018]上述方案中，所述地址输出单元包括：n个级联的数据选择器；每一级所述数据选择器的第一输入端连接下一级所述数据选择器的输出端，最后一级所述数据选择器的第一输入端接收第1个所述锤击行地址，第1级所述数据选择器的输出端作为所述地址输出单元的输出端；第i级所述数据选择器的第二输入端接收第i个所述锤击行地址，第i级所述数据选择器的控制端接收第i个所述刷新标志信号，其中，i大于等于1，且小于等于n。
[0019]上述方案中，第1个至第n个所述锤击行地址的被开启次数依次下降。
[0020]上述方案中，所述执行模块，还被配置在当前刷新命令期间或者下一个刷新命令期间对所述锤击行地址的相邻受害行地址执行刷新操作。
[0021]本公开实施例还提供了一种存储器，所述存储器包括如上述方案中所述的刷新控制电路。
[0022]上述方案中，所述存储器为DRAM。
[0023]由此可见，本公开实施例提供了一种刷新控制电路及存储器。其中，刷新控制电路包括：标志信号生成模块、地址采样模块和执行模块。标志信号生成模块，被配置为接收刷新命令，并根据连续接收的刷新命令生成n个刷新标志信号，n为正整数。地址采样模块，连接标志信号生成模块，被配置为接收n个刷新标志信号，并响应于n个刷新标志信号，将被开启次数最多的n个锤击行地址依次选择输出；执行模块，连接地址采样模块，被配置为依次接收n个锤击行地址，并依次对n个锤击行地址的相邻受害行地址执行刷新操作。由于被开启次数越多，则越容易对临近的存储单元造成影响。本公开实施例将被开启次数最多的n个地址作为锤击行地址，并通过检测突发刷新中的刷新命令数量，将排序后的锤击行地址依次选择输出，对锤击行地址相邻的受害行地址执行保护性刷新，这样，能够更有针对性地对
Row Hammer问题进行防护，提高了保护性刷新的效果。
附图说明
[0024]图1为描述突发刷新的示意图；
[0025]图2为描述行锤击问题的示意图；
[0026]图3为本公开实施例提供的刷新控制电路的结构示意图一；
[0027]图4为本公开实施例提供的刷新控制电路的信号示意图一；
[0028]图5为本公开实施例提供的刷新控制电路中标志信号生成模块的结构示意图；
[0029]图6为本公开实施例提供的刷新控制电路中计数模块的结构示意图一；
[0030]图7为本公开实施例提供的刷新控制电路中计数模块的结构示意图二；
[0本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种刷新控制电路，其特征在于，所述刷新控制电路包括：标志信号生成模块，被配置为接收刷新命令，并根据连续接收的所述刷新命令生成n个所述刷新标志信号，n为正整数；地址采样模块，连接所述标志信号生成模块，被配置为接收n个所述刷新标志信号，并响应于n个所述刷新标志信号，将被开启次数最多的n个锤击行地址中的全部或部分依次选择输出；执行模块，连接所述地址采样模块，被配置为依次接收n个所述锤击行地址，并依次对n个所述锤击行地址的相邻受害行地址执行刷新操作。2.根据权利要求1所述的刷新控制电路，其特征在于，所述标志信号生成模块，还被配置为接收激活命令，响应于所述激活命令，对n个所述刷新标志信号执行复位操作。3.根据权利要求2所述的刷新控制电路，其特征在于，所述地址采样模块，还被配置为在n个所述刷新标志信号被复位时输出默认行地址；所述默认行地址为未被输出的所述锤击行地址中被开启次数最多的一个。4.根据权利要求2所述的刷新控制电路，其特征在于，所述标志信号生成模块，还被配置为在连续接收到的所述刷新命令的数量达到第i预设值时，将第i个所述刷新标志信号设置为第一电平值，将其余n
‑
1个所述刷新标志信号设置为第二电平值；i大于等于1，且小于等于n；所述地址采样模块，还被配置为在接收到的n个所述刷新标志信号中仅有第i个为第一电平值时，输出第i个所述锤击行地址。5.根据权利要求2所述的刷新控制电路，其特征在于，所述标志信号生成模块，还被配置为在执行所述复位操作中，将n个所述刷新标志信号均设置为第二电平值。6.根据权利要求4所述的刷新控制电路，其特征在于，所述标志信号生成模块包括：计数模块和编码模块；所述计数模块，被配置为接收所述刷新命令，对所述刷新命令进行计数以生成计数值；所述编码模块，连接所述计数模块，被配置为对所述计数值编码，生成并输出n个所述刷新标志信号。7.根据权利要求6所述的刷新控制电路，其特征在于，所述计数模块包括：m个级联的D触发器；其中，2
m
大于或等于n；第1级所述D触发器的时钟输入端接收刷新命令；每一级所述D触发器的反相输出端连接其数据输入端；每一级所述D触发器的反相输出端还连接下一级所述D触发器的时钟输入端；每一级所述D触发器的复位端接收所述激活命令。8.根据权利要求7所述的刷新控制电路，其特征在于，所述编码模块包括：n个与门；每个所述与门的m个输入端，分别连接m个所述D触发器...
【专利技术属性】
技术研发人员：谷银川，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。