存储器件及其操作方法技术

本公开涉及一种半导体存储器件及其操作方法。该半导体存储器件包括：存储单元区，其包括耦接至多个行中的每一行的正常单元和行锤击单元，其中选择的行的行锤击单元适用于存储第一数据和第二数据，第一数据表示对选择的行的访问数量，第二数据指示是否刷新选择的行的第二相邻行；以及刷新控制电路，其适用于：当输入激活命令时，基于从与输入地址相对应的行读取的第一数据来选择采样地址；响应于刷新命令，确定是否刷新与采样地址相对应的目标行的第一相邻行；以及响应于刷新命令，基于从目标行读取的第二数据来确定是否刷新目标行的第二相邻行。二相邻行。二相邻行。

【技术实现步骤摘要】
存储器件及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年11月12日提交的韩国申请第10
‑
2021
‑
0155701号的优先权，其整体通过引用并入本文。


[0003]本专利技术的各种实施例涉及一种半导体设计技术，更具体地，涉及一种执行目标刷新操作的半导体存储器件。

技术介绍

[0004]近来，除了正常刷新操作之外，对由于行锤击(row hammering)而可能丢失数据的特定字线的存储单元执行附加的刷新操作，在下文中称为“目标刷新操作”。行锤击现象是指耦接至特定字线或设置为与特定字线相邻的相邻字线的存储单元的数据由于特定字线的多次激活而损坏的现象。为了防止行锤击现象，对激活超过预定次数的字线以及设置为与该字线相邻的相邻字线执行目标刷新操作。

技术实现思路

[0005]本专利技术的实施例涉及一种半导体存储器件，其能够设置分别耦接至存储单元区的多个行的行锤击单元，分别将通过对相应行的访问数量进行计数而获得的计数值以及关于是否刷新根据与相应行的物理距离而分类的相邻行的信息存储到行锤击单元中，并根据存储在行锤击单元中的数据来执行目标刷新操作。
[0006]根据本专利技术的实施例，一种半导体存储器件包括：存储单元区，其包括耦接至多个行中的每一行的多个正常单元和多个行锤击单元，其中选择的行的行锤击单元适用于存储第一数据和第二数据，所述第一数据表示对所述选择的行的访问数量，所述第二数据指示是否刷新所述选择的行的第二相邻行；以及刷新控制电路，其适用于：当输入激活命令时，基于从与输入地址相对应的行读取的第一数据来选择采样地址；响应于刷新命令，确定是否刷新与所述采样地址相对应的目标行的第一相邻行；以及响应于所述刷新命令，基于从所述目标行读取的第二数据来确定是否刷新所述目标行的第二相邻行。
[0007]根据本专利技术的一个实施例，一种半导体存储器件包括：存储单元区，其包括耦接至多个行中的每一行的多个正常单元和多个行锤击单元，其中耦接至第n行的行锤击单元包括多个计数单元、第一标志单元和第二标志单元，所述多个计数单元适用于存储所述第n行的访问数量，所述第一标志单元适用于存储指示是否刷新所述第n行的第(n
±
2)相邻行的数据，所述第二标志单元适用于存储指示是否刷新所述第n行的第(n
±
3)相邻行的数据；刷新控制电路，其适用于：当输入激活命令时，基于存储在与输入地址相对应的计数单元中的数量来选择采样地址，基于所述采样地址来计算第一相邻地址至第三相邻地址，以及当发布目标刷新命令时，通过基于存储在所述第一标志单元和所述第二标志单元中的数据调度所述第一相邻地址至所述第三相邻地址来输出行锤击地址；以及行控制电路，其适用于根
据所述目标刷新命令来刷新与所述行锤击地址相对应的一行或多行。
[0008]根据本专利技术的一个实施例，一种半导体存储器件的操作方法，所述半导体存储器件包括耦接至多个行中的每一行的多个正常单元和多个行锤击单元，所述操作方法包括：将表示对选择的行的访问数量的第一数据和指示是否刷新所述选择的行的第二相邻行的第二数据存储在所述选择的行的行锤击单元中；当输入激活命令时，基于从与输入地址相对应的行读取的第一数据来选择采样地址；当发布目标刷新命令时，通过确定是否刷新与所述采样地址相对应的目标行的第一相邻行以及基于从所述目标行读取的第二数据确定是否刷新所述目标行的第二相邻行来输出行锤击地址；以及根据所述目标刷新命令来刷新与所述行锤击地址相对应的一行或多行。
[0009]根据本专利技术的一个实施例，一种存储器件的操作方法，所述存储器件包括多个行，每一行包括存储单元，所述操作方法包括：每当访问所述多个行中的选择的行时，更新表示对所述选择的行的访问的累计数量的第一数据，所述第一数据存储在所述选择的行中；当所述累计数量达到阈值时更新第二数据，所述第二数据存储在所述选择的行中；刷新所述多个行之中最接近目标行的第一行，目标行是基于存储在由激活地址指示的行中的第一数据所识别的；根据在刷新所述第一行时存储在所述目标行中的第二数据，刷新所述多个行之中的第二行，第二行比剩余行更接近所述目标行；以及在所述第二行刷新后，初始化存储在所述目标行中的所述第一数据和所述第二数据。
[0010]此外，根据本专利技术的实施例，半导体存储器件可以将通过对相应行的访问数量进行计数而获得的计数值和关于是否刷新根据与相应行的物理距离而分类的相邻行的信息，分别存储至设置在存储单元区中的行锤击单元，并且可以根据存储在行锤击单元中的数据来选择行锤击地址。因此，可以优化对行锤击的防御能力，并且可以最小化功耗。此外，由于半导体存储器件可以根据行锤击地址执行目标刷新操作，所以可以提高刷新操作的准确性和刷新效率。
附图说明
[0011]图1是示出根据本专利技术实施例的半导体存储器件的框图。
[0012]图2是示出根据本专利技术实施例的图1所示的存储单元区和列控制电路的详细配置。
[0013]图3是示出根据本专利技术实施例的图1所示的刷新控制电路的详细框图。
[0014]图4A和图4B是用于描述根据本专利技术实施例的图3所示的行锤击(row
‑
hammer)分析电路的详细框图和表格。
[0015]图5是示出根据本专利技术实施例的半导体存储器件的操作的流程图。
[0016]图6是示出根据本专利技术实施例的半导体存储器件的操作的流程图。
具体实施方式
[0017]下面将参照附图更详细地描述本专利技术的各种实施例。然而，本专利技术可以以不同的形式实施并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例使得本公开彻底和完整，并将本专利技术的范围充分地传达给本领域的技术人员。在整个公开中，在本专利技术的各个附图和实施例中相同的附图标记指代相同的部件。
[0018]应当理解的是，当一个元件称为“耦接”或“连接”至另一个元件时，这可能意味着
两者直接耦接，或者两者彼此电连接，而另一个电路插置于两者之间。将进一步理解的是，当在本说明书中使用术语“包括”、“包含”、“具有”等时，这些术语规定了所陈述的特征、数量、步骤、操作、元件、组件和/或其组合的存在，但是并不排除存在或添加一个或多个其他特征、数量、步骤、操作、元件、组件和/或其组合。在本公开中，除非上下文另有明确指示，否则单数形式也旨在包括复数形式。
[0019]图1是示出根据本专利技术实施例的半导体存储器件100的框图。
[0020]参见图1，存储器件100可以包括：存储单元区110、行控制电路120、列控制电路130、刷新控制电路150、命令输入电路172、地址输入电路174和命令解码器176。
[0021]存储单元区110可以包括多个存储单元MC和RHC，它们以阵列类型布置并耦接至多个字线WL(以下称为行)和多个位线BL和RH_BL(以下称为列)。根据实施例，存储单元区110可以包括多个存储体。存储体的数量或存储单元MC和RHC的数量可以根据存储器件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：存储单元区，其包括耦接至多个行中的每一行的多个正常单元和多个行锤击单元，其中，选择的行的所述行锤击单元适用于存储第一数据和第二数据，所述第一数据表示对所述选择的行的访问数量，所述第二数据指示是否刷新所述选择的行的第二相邻行；以及刷新控制电路，其适用于：当输入激活命令时，基于从与输入地址相对应的行读取的第一数据来选择采样地址，响应于刷新命令，确定是否刷新与所述采样地址相对应的目标行的第一相邻行，以及响应于所述刷新命令，基于从所述目标行读取的第二数据来确定是否刷新所述目标行的第二相邻行。2.根据权利要求1所述的半导体存储器件，其中，所述行在列方向上顺序地布置，以及其中，第n行的第一相邻行是物理上最接近所述第n行的第n
±
1行，以及所述第n行的第二相邻行是物理上与所述第n行相邻的第n
±
k行，其中k为大于或等于2的整数。3.根据权利要求1所述的半导体存储器件，其中，所述刷新控制电路还适用于：当输入所述激活命令时，更新存储在与所述输入地址相对应的行的行锤击单元中的所述第一数据和所述第二数据。4.根据权利要求1所述的半导体存储器件，其中，所述刷新控制电路还适用于：当所述刷新命令的输入次数达到预设数量时发布目标刷新命令，以当输入刷新命令时，刷新所述目标行的第一相邻行以及基于所述第二数据来选择性地刷新所述目标行的第二相邻行。5.根据权利要求1所述的半导体存储器件，其中，所述刷新控制电路还适用于：在所述目标行的第二相邻行的选择性刷新之后，初始化所述目标行的行锤击单元。6.根据权利要求1所述的半导体存储器件，其中，所述刷新控制电路包括：命令生成电路，其适用于：根据所述刷新命令生成目标刷新命令，以及根据所述激活命令和行锤击复位信号生成内部读取信号和内部写入信号；锁存电路，其适用于根据锁存使能信号分别存储所述输入地址和所述第一数据作为所述采样地址和最大计数数据；锁存控制电路，其适用于通过比较所述第一数据与所述最大计数数据来生成所述锁存使能信号；以及行锤击分析电路，其适用于：基于所述采样地址来计算多个相邻地址，根据所述目标刷新命令通过基于所述第二数据调度所述相邻地址来输出行锤击地址，以及使能所述行锤击复位信号。7.根据权利要求6所述的半导体存储器件，还包括：行控制电路，其适用于根据所述目标刷新命令来刷新与所述行锤击地址相对应的一行或多行；以及列控制电路，其适用于：根据所述内部读取信号从所述行锤击单元输出数据，以及根据所述内部写入信号将数据写入所述行锤击单元。8.根据权利要求6所述的半导体存储器件，其中，所述刷新控制电路还包括：计数调整电路，其由所述行锤击复位信号初始化，并且适用于根据所述内部读取信号来增大由所述第一数据表示的数量；以及
比较电路，其由所述行锤击复位信号初始化，并且适用于根据所述数量是否大于或等于阈值来更新所述第二数据。9.根据权利要求6所述的半导体存储器件，其中，所述行锤击分析电路包括：相邻地址计算电路，其适用于基于所述采样地址来计算所述相邻地址；以及行锤击地址输出电路，其适用于基于所述第二数据来调度所述相邻地址，根据所述目标刷新命令来输出调度的相邻地址作为所述行锤击地址，然后使能所述行锤击复位信号。10.一种半导体存储器件，包括：存储单元区，其包括耦接至多个行中的每一行的多个正常单元和多个行锤击单元，其中，耦接至第n行的行锤击单元包括多个计数单元、第一标志单元和第二标志单元，所述多个计数单元适用于存储所述第n行的访问数量，所述第一标志单元适用于存储指示是否刷新所述第n行的第n
±
2相邻行的数据，以及所述第二标志单元适用于存储指示是否刷新所述第n行的第n
±
3相邻行的数据；刷新控制电路，其适用于：当输入激活命令时，基于存储在与输入地址相对应的计数单元中的数量来选择采样地址，基于所述采样地址来计算第一相邻地址至第三相邻地址，以及当发布目标刷新命令时，通过基于存储在所述第一标志单元和所述第二标志单元中的数据调度所述第一相邻地址至所述第三相邻地址来输出行锤击地址；以及行控制电路，其适用于根据所述目标刷新命令来刷新与所述行锤击地址相对应的一行或多行。11.根据权利要求10所述的半导体存储器件，其中，所述刷新控制电路：通过将所述采样地址增大和/或减小1来计算所述第一相邻地址，通过将所述采样地址增大和/或减小2来计算所述第二相邻地址，以及通过将所述采样地址增大和/或减小3来计算所述第三相邻地址。12.根据权利要求10所述的半导体存储器件，其中，所述刷新控制电路通过以下来输出所述行锤击地址：输出所述第一相邻地址作为所述行锤击地址，根据存储在所述第一标志单元中的所述数据，选择性地输出所述第二相邻地址作为所述行锤击地址，以及根据存储在所述第二标志单元中的所述数据，选择性地输出所述第三相邻地址作为所述行锤击地址。13.根据权利要求10所述的半导体存储器件，其中，所述刷新控制电路包括：第一命令发布电路，其适用于当刷新命令的输入数量达到预设数量时，发布所述目标刷新命令；锁存电路，其适用于根据锁存使能信号将所述输入地址和在所述计数单元中存储的所述数量分别存储为所述采样地址和最大计数数据；锁存控制电路，其适用于通过比较存储在所述计数单元中的所述数量与所述最大计数数据来生成所述锁存使能信号；以及行锤击分析电路，其适用于基于所述采样地址来计算所述第一相邻地址至所述第三相
邻地址，根据所述目标刷新命令通过基于存储在所述第一标志单元和第二标志单元中的所述数据调度所述第一相邻地址至所述第三相邻地址来输出所述行...

【专利技术属性】
技术研发人员：金雄来，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：