集成电路和电源电路制造技术

本发明专利技术提供抑制电源电压的降低的集成电路。集成电路包括：变压器，其包含初级线圈、次级线圈和辅助线圈；晶体管，其控制流过初级线圈的电感电流；第1电容器；及第1二极管，其在晶体管截止时基于辅助线圈的电压对第1电容器充电，该集成电路对根据输入电压生成输出电压并施加到负载的电源电路的晶体管的开关进行控制，其包括：第1端子，其施加有第1电容器的电压以作为电源电压；第2端子，其施加有与输出电压相对应的反馈电压；驱动信号输出电路，其在流过负载的负载电流变小时，基于反馈电压输出晶体管的开关周期变长的驱动信号；驱动电路，其基于驱动信号来驱动晶体管；及判定电路，其判定电源电压是否比第1电压要低，电源电路包含：升压电路，其基于辅助线圈的电压来生成升压电压；及第1充电电路，其在电源电压比第1电压要低的情况下，基于升压电压对第1电容器充电。基于升压电压对第1电容器充电。基于升压电压对第1电容器充电。

【技术实现步骤摘要】
集成电路和电源电路


[0001]本专利技术涉及集成电路和电源电路。

技术介绍

[0002]电源电路中有时设有集成电路，该集成电路通过由来自变压器的辅助线圈的电压所生成的电源电压，来控制电源电路的功率晶体管的开关(例如，专利文献1)。现有技术文献专利文献
[0003]专利文献1：日本专利特开2021－108517号公报

技术实现思路

专利技术所要解决的技术问题
[0004]一般，辅助线圈的电压通过集成电路对功率晶体管进行开关来生成。因此，例如，如果流过电源电路的负载的电流变小、功率晶体管的开关周期变长，则辅助线圈的电压有时会降低，导致电源电压降低。
[0005]然后，如果电源电压降低，则有时所谓的低压保护电路动作，集成电路被复位。
[0006]本专利技术是鉴于上述那样的现有问题而完成的，其目的在于提供一种抑制电源电压的下降的集成电路。用于解决技术问题的技术手段
[0007]解决上述问题的本专利技术所涉及的第1方式的集成电路包括：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；晶体管，该晶体管控制流过所述初级线圈的电感电流；第1电容器；以及第1二极管，该第1二极管在所述晶体管截止时，基于所述辅助线圈的电压对所述第1电容器进行充电，所述集成电路对根据输入电压生成输出电压并施加到负载的电源电路的所述晶体管的开关进行控制，其特征在于，包括：第1端子，该第1端子施加有所述第1电容器的电压以作为电源电压；第2端子，该第2端子施加有与所述输出电压相对应的反馈电压；驱动信号输出电路，该驱动信号输出电路在流过所述负载的负载电流变小时，基于所述反馈电压输出所述晶体管的开关周期变长的驱动信号；驱动电路，该驱动电路基于所述驱动信号来驱动所述晶体管；以及判定电路，该判定电路判定所述电源电压是否比第1电压要低，所述电源电路包含：升压电路，该升压电路基于所述辅助线圈的电压来生成升压电压；以及第1充电电路，该第1充电电路在所述电源电压比所述第1电压要低的情况下，基于所述升压电压对所述第1电容器进行充电。
[0008]解决上述问题的本专利技术所涉及的第1方式的电源电路根据输入电压生成输出电压并施加给负载，所述电源电路包括：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；晶体管，该晶体管对流过所述初级线圈的电感电流进行控制；第1电容器；第1二极管，该第1二极管在所述晶体管截止时，基于所述辅助线圈的电压对所述第1电容器进行充电；升压电路，该升压电路基于所述辅助线圈的电压来生成升压电压；第1充电电路，该第1充电电路对
所述第1电容器进行充电；以及集成电路，该集成电路控制所述晶体管的开关，所述集成电路包含：第1端子，该第1端子施加有所述第1电容器的电压以作为电源电压；第2端子，该第2端子施加有与所述输出电压相对应的反馈电压；驱动信号输出电路，该驱动信号输出电路输出开关周期根据所述反馈电压而变更的驱动信号；驱动电路，该驱动电路基于所述驱动信号来驱动所述晶体管；以及判定电路，该判定电路判定所述电源电压是否比第1电压要低，所述第1充电电路在所述电源电压比所述第1电压要低的情况下，基于所述升压电压对所述第1电容器进行充电。
[0009]解决上述问题的本专利技术所涉及的第2方式的电源电路根据输入电压生成输出电压并施加给负载，所述电源电路包括：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；晶体管，该晶体管对流过所述初级线圈的电感电流进行控制；第1电容器；第1二极管，该第1二极管在所述晶体管截止时，基于所述辅助线圈的电压对所述第1电容器进行充电；判定电路，该判定电路判定所述第1电容器的电压是否比第1电压要低；升压电路，该升压电路基于所述辅助线圈的电压来生成升压电压；第1充电电路，该第1充电电路在所述第1电容器的电压比第1电压要低的情况下，基于所述升压电压对所述第1电容器进行充电；以及集成电路，该集成电路控制所述晶体管的开关，所述集成电路包含：第1端子，该第1端子施加有所述第1电容器的电压以作为电源电压；第2端子，该第2端子施加有与所述输出电压相对应的反馈电压；驱动信号输出电路，该驱动信号输出电路输出开关周期根据所述反馈电压而变更的驱动信号；以及驱动电路，该驱动电路基于所述驱动信号来驱动所述晶体管。专利技术效果
[0010]根据本专利技术，能提供抑制电源电压的降低的集成电路。
附图说明
[0011]图1是示出AC
‑
DC转换器10的结构的一个示例的图。图2是示出控制IC32的结构的一个示例的图。图3是示出启动电路53的结构的一个示例的图。图4是示出反馈电压Vfb与振荡信号osc_out的频率Fsw之间的关系的图。图5是示出控制电路57的结构的一个示例的图。图6(A)是说明在重负载的情况下生成驱动信号Vq1的动作的图，图6(B)是说明在轻负载的情况(或使输出电压Vout降低的情况)下生成驱动信号Vq1的动作的图。图7是示出电流输出电路39a的结构的一个示例的图。图8是示出在反馈电压Vfb较高的情况下如何生成电源电压Vcc的图。图9是示出在反馈电压Vfb较低的情况下如何生成电源电压Vcc的图。图10是示出在使输出电压Vout降低的情况下如何生成电源电压Vcc的图。图11是示出电流输出电路39b的结构的一个示例的图。图12是示出控制电路58的结构的一个示例的图。图13是示出电流输出电路39c的结构的一个示例的图。
具体实施方式
[0012]根据本说明书及附图的记载，至少明确了以下事项。
＝＝＝＝＝本实施方式＝＝＝＝＝图1是示出本专利技术的一个实施方式即AC
‑
DC转换器10的结构的一个示例的图。AC
‑
DC转换器10是根据商用电源的交流电压Vac来生成输出电压Vout的电源电路。
[0013]＜＜AC
‑
DC转换器10的概要＞＞AC
‑
DC转换器10构成为包含全波整流电路20、电容器21、24、41、变压器22、电阻23、二极管25、27、28、40、控制模块26、恒压电路42和发光二极管43。
[0014]然后，DC
‑
DC转换器11连接到AC
‑
DC转换器10，是由AC
‑
DC转换器10供电的负载，施加有输出电压Vout。另外，将流过DC
‑
DC转换器11的电流设为负载电流Iout。
[0015]此外，DC
‑
DC转换器11将直流电压Vdc施加到MCU(Micro Controller Unit：微控制器单元)12。此外，MCU12输出信号Sig，并基于信号Sig使恒压电路42(后述)切换直流电压Vshunt的电平。该情况下，详细内容在后文中阐述，但AC
‑
DC转换器10输出较高的输出电压Vout或较低的输出电压Vout。
[0016]全波整流电路20对作为输入电压的规定的交流电压Vac进行全波整流，并且将其作为电压Vrec1施加到变压器22的初级线圈L1、电容器21、24和电阻23。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；晶体管，该晶体管控制流过所述初级线圈的电感电流；第1电容器；以及第1二极管，该第1二极管在所述晶体管截止时，基于所述辅助线圈的电压对所述第1电容器进行充电，所述集成电路对根据输入电压生成输出电压并施加到负载的电源电路的所述晶体管的开关进行控制，其特征在于，包括：第1端子，该第1端子施加有所述第1电容器的电压以作为电源电压；第2端子，该第2端子施加有与所述输出电压相对应的反馈电压；驱动信号输出电路，该驱动信号输出电路在流过所述负载的负载电流变小时，基于所述反馈电压输出所述晶体管的开关周期变长的驱动信号；驱动电路，该驱动电路基于所述驱动信号来驱动所述晶体管；以及判定电路，该判定电路判定所述电源电压是否比第1电压要低，所述电源电路包含：升压电路，该升压电路基于所述辅助线圈的电压来生成升压电压；以及第1充电电路，该第1充电电路在所述电源电压比所述第1电压要低的情况下，基于所述升压电压对所述第1电容器进行充电。2.如权利要求1所述的集成电路，其特征在于，所述第1电容器的一端连接到所述辅助线圈的一端，所述第1二极管基于所述辅助线圈的另一端的电压，对所述第1电容器进行充电，所述升压电路包括：一端连接到所述辅助线圈的另一端、并生成所述升压电压的第2电容器；以及当所述晶体管导通时、基于所述辅助线圈的一端的电压对所述第2电容器进行充电的第2二极管，所述第1充电电路包含：阴极连接到所述第1电容器的第3二极管；以及在所述电源电压比所述第1电压要低的情况下、使所述第2电容器的另一端与所述第3二极管的阳极之间导通的开关电路。3.如权利要求2所述的集成电路，其特征在于，所述判定电路包含第1开关，该第1开关基于所述电源电压是否低于所述第1电压来进行导通关断，所述开关电路包含第2开关，该第2开关设置在所述第2电容器的另一端与所述第3二极管的阳极之间，基于所述第1开关的状态来进行导通关断。4.如权利要求3所述的集成电路，其特征在于，所述判定电路包含与所述第1开关并联连接的齐纳二极管，所述第1开关是第1NMOS晶体管，所述第2开关是所述第1NMOS晶体管的漏极连接到栅极的第2NMOS晶体管，所述开关电路包含将所述第2NMOS晶体管的栅极与所述第2电容器的另一端相连接的电阻。5.如权利要求2所述的集成电路，其特征在于，所述开关电路包含：第1开关，该第1开关基于所述判定电路的判定结果来进行导通关断；以及
第2开关，该第2开关设置在所述第2电容器的另一端与所述第3二极管的阳极之间，基于所述第1开关的状态来进行导通关断。6.如权利要求5所述的集成电路，其特征在于，所述第1开关是...

【专利技术属性】
技术研发人员：远藤勇太，薮崎纯，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：