半导体器件及其形成方法技术

实施例包括：器件，包括位于第一半导体部件的第一沟道区域上的第一高k栅极电介质，第一高k栅极电介质是具有在至范围内的晶粒尺寸的结晶层。器件也包括位于第一高k栅极电介质上的第一栅电极。器件也包括位于第一栅电极的相对侧上的源极区域和漏极区域。本申请的实施例还涉及半导体器件及其形成方法。申请的实施例还涉及半导体器件及其形成方法。申请的实施例还涉及半导体器件及其形成方法。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本申请的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]半导体器件用于各种电子应用中，诸如例如，个人计算机、手机、数码相机和其它电子设备。半导体器件通常通过在半导体衬底上方依次沉积材料的绝缘层或介电层、导电层和半导体层以及使用光刻图案化各个材料层以在其上形成电路组件和元件来制造。
[0003]半导体工业通过不断减小最小部件尺寸来不断提高各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成至给定区域中。但是，随着最小部件尺寸的减小，出现了应该解决的额外问题。

技术实现思路

[0004]本申请的一些实施例提供了一种半导体器件，包括：第一高k栅极电介质，位于第一半导体部件的第一沟道区域上，所述第一高k栅极电介质是具有在至范围内的晶粒尺寸的结晶层；第一栅电极，位于所述第一高k栅极电介质上；以及源极区域和漏极区域，位于所述第一栅电极的相对侧上。
[0005]本申请的另一些实施例提供了一种形成半导体器件的方法，包括：在半导体部件上形成界面层；在所述界面层上形成第一结晶高k介电层；在所述第一结晶高k介电层上形成第二结晶高k介电层；在所述第二结晶高k介电层上形成栅电极；以及在所述栅电极的相对侧上形成源极区域和漏极区域。
[0006]本申请的又一些实施例提供了一种形成半导体器件的方法，包括：在半导体部件的第一沟道区域的相对侧上形成源极区域和漏极区域；在所述第一沟道区域上沉积第一非晶高k介电层；以及退火所述第一非晶高k介电层以形成第一结晶高k介电层；在所述第一结晶高k介电层上形成第二结晶高k介电层；以及在所述第二结晶高k介电层上形成栅电极。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1示出了根据一些实施例的三维视图中的纳米结构场效应晶体管(纳米FET)实例。
[0009]图2至图17和图19A至图21B是根据一些实施例的在制造纳米FET中的中间阶段的视图。
[0010]图18A和图18B是根据一些实施例的退火工艺的特性的实例。
[0011]图22A和图22B是根据一些实施例的FinFET的视图。
[0012]图23至图26是根据一些实施例的在制造器件中的中间阶段的视图。
具体实施方式
[0013]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0014]此外，为了便于描述，本文可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0015]根据各个实施例，替换栅极包括栅极介电层和栅电极层。在形成栅极介电层期间，可以控制栅极介电层的晶相和晶粒尺寸，以提高工艺稳定性控制和栅极长度缩放。在一些实施例中，形成模板层以帮助控制栅极介电层的晶粒尺寸并且以使栅极介电层的晶粒尺寸更均匀。可以实施结晶工艺以帮助控制栅极介电层的晶粒尺寸。结晶工艺可以包括退火工艺，诸如浸泡退火、尖峰退火或两者。栅极介电层的晶粒尺寸可以是亚纳米，诸如小于10nm。栅极介电层可以是高k栅极介电层。
[0016]在特定背景下描述了实施例，管芯包括纳米FET。但是，各个实施例可以应用于包括其它类型的晶体管(例如，鳍式场效应晶体管(FinFET)、平面晶体管等)来代替纳米FET或与纳米FET结合的管芯。所公开的实施例适用于互补金属氧化物半导体(CMOS)FET、铁电(FE)FET和负电容(NC)FET器件应用。
[0017]图1示出了根据一些实施例的纳米FET(例如，纳米线FET、纳米片FET等)的实例。图1是三维视图，其中为了说明清楚，省略了纳米FET的一些部件。纳米FET可以是纳米片场效应晶体管(NSFET)、纳米线场效应晶体管(NWFET)、全环栅场效应晶体管(GAAFET)等。
[0018]纳米FET包括位于衬底50(例如，半导体衬底)上的鳍62上方的纳米结构66(例如，纳米片、纳米线等)，纳米结构66是用作用于纳米FET的沟道区域的半导体部件。纳米结构66可以包括p型纳米结构、n型纳米结构或它们的组合。隔离区域70(诸如浅沟槽隔离(STI)区域)设置在相邻鳍62之间，并且纳米结构66设置在相邻隔离区域70上方和之间。虽然隔离区域70描述/示出为与衬底50分隔开，但是如本文所使用，术语“衬底”可以指单独的半导体衬底或半导体衬底和隔离区域的组合。此外，虽然鳍62的底部部分示出为与衬底50是单一、连续材料，但是鳍62和/或衬底50的底部部分可以包括单一材料或多种材料。
[0019]栅极电介质132包裹纳米结构66的顶面、侧壁和底面。栅电极134位于栅极电介质132上方并且包裹栅极电介质132。外延源极/漏极区域98设置在栅极电介质132和栅电极134的相对侧处。在外延源极/漏极区域98上方形成层间电介质(ILD)104。将穿过ILD 104形成至外延源极/漏极区域98的接触件(随后描述)。外延源极/漏极区域98可以在各个纳米结构66之间共享。例如，相邻外延源极/漏极区域98可以电连接，诸如通过外延生长合并外延源极/漏极区域98，或者通过将外延源极/漏极区域98与相同的源极/漏极接触件耦合。
[0020]图1还示出了在后面的图中使用的参考截面。截面A
‑
A'沿栅电极134的纵轴并且在例如垂直于纳米FET的外延源极/漏极区域98之间的电流方向的方向上。截面B
‑
B'沿纳米结构66的纵轴并且在例如纳米FET的外延源极/漏极区域98之间的电流的方向上。截面C
‑
C'平行于截面A
‑
A'并且延伸通过纳米FET的外延源极/漏极区域98。为了清楚，随后的图参考这些参考截面。
[0021]本文讨论的一些实施例在使用后栅极工艺形成的纳米FET的背景下来讨论。在其它实施例中，可以使用先栅极工艺。此外，一些实施例考虑了在平面器件(诸如平面FET)中或在鳍式场效应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一高k栅极电介质，位于第一半导体部件的第一沟道区域上，所述第一高k栅极电介质是具有在至范围内的晶粒尺寸的结晶层；第一栅电极，位于所述第一高k栅极电介质上；以及源极区域和漏极区域，位于所述第一栅电极的相对侧上。2.根据权利要求1所述的半导体器件，还包括：第二高k栅极电介质，位于第二半导体部件的第二沟道区域上，所述第二高k栅极电介质是具有在至范围内的晶粒尺寸的结晶层；以及第二栅电极，位于所述第二高k栅极电介质上。3.根据权利要求2所述的半导体器件，其中，所述第一半导体部件是纳米结构并且所述第二半导体部件是鳍。4.根据权利要求2所述的半导体器件，其中，所述第一栅电极和所述第二栅电极是相同金属栅极线的一部分。5.根据权利要求2所述的半导体器件，其中，所述第一栅电极和所述第二栅电极是不同金属栅极线的一部分。6.根据权利要求1所述的半导体器件，其中，所述第一高k栅极电介质包括两个子层，所述两个子层每个是结晶层。7.根...

【专利技术属性】
技术研发人员：赖德洋，彭峻彦，林宗达，徐志安，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：