用于降低输入电容的功率MOS场效应晶体管制造技术

本发明专利技术提供一种用于降低输入电容的功率MOS场效应晶体管，包括基底；栅极区，其形成于所述基底一侧中且包含与所述基底的一部分接触的栅极电极；漏极区，其形成于所述基底另一侧中且与源极区分离；以及源极区，其形成于所述基底中且包含与所述基底的一部分接触的源极电极，该源极电极包围所述栅极区，所述源极电极与栅极区之间通过绝缘介质层电隔离；所述源极电极相对栅极区的位置具有第一镂空结构区域，该第一镂空结构区域至少覆盖所述栅极电极的部分区域。本发明专利技术通过对源极电极和栅极电极进行镂空设计可以降低平行板电容器模型的正对面积，从而降低器件的输入电容，以改善器件的开关及频率特性。件的开关及频率特性。件的开关及频率特性。

【技术实现步骤摘要】
用于降低输入电容的功率MOS场效应晶体管


[0001]本专利技术涉及半导体器件
，具体涉及功率MOS场效应晶体管的半导体器件，用于降低输入电容的功率MOS场效应晶体管。

技术介绍

[0002]MOS场效应晶体管即金属(Metal)氧化物(Oxide)半导(Semiconductor)场效应晶体管，英文简称MOSFET，是一种应用场效应原理工作的半导体器件；和普通双极型晶体管相比，MOS管具有输入阻抗高、噪声低、动态范围大、功耗小、易于集成等优势，在开关电源、镇流器、高频感应加热、高频逆变焊机、通信电源等高频电源领域得到了越来越普遍的应用。
[0003]而功率MOSFET则指处于功率输出级的MOSFET器件，通常工作电流大于1A。在功率MOSFET结构中，栅极加偏压时形成反型层，而源漏电流由反型层控制。由于绝缘栅的存在，功率MOSFET在稳态时不需要任何栅驱动电流，但是在每个工作周期或者关断过程中却需要栅电流对栅输入电容充电。由C＝Q/U可以看出，当栅极和源极电压U一定时，C越大，Q越大，那么充电时间就会越长，开关速度就会越慢，同时开关损耗的能量也会越大。
[0004]晶体管的电容是表征器件从导通状态到关断状态转换期间，器件中损失能量的一个重要参数，而现有技术中寄生电容降低了电荷量，充电时间就会变短，等于降低了电荷提供的时间，影响了器件的开关及频率特性。

技术实现思路

[0005]本专利技术提供一种用于降低输入电容的功率MOS场效应晶体管，以改善器件的开关及频率特性。为解决上述技术问题，本专利技术采用如下技术方案：
[0006]一种用于降低输入电容的功率MOS场效应晶体管，包括：
[0007]基底；
[0008]栅极区，其形成于所述基底一侧中且包含与所述基底的一部分接触的栅极电极；
[0009]漏极区，其形成于所述基底另一侧中且与源极区分离；以及
[0010]源极区，其形成于所述基底中且包含与所述基底的一部分接触的源极电极，该源极电极包围所述栅极区，所述源极电极与栅极区之间通过绝缘介质层电隔离；
[0011]所述源极电极相对栅极区的位置具有第一镂空结构区域，该第一镂空结构区域至少覆盖所述栅极电极的部分区域。
[0012]为了进一步增加镂空结构带来的技术效果，所述栅极电极相对源极电极的位置还具有第二镂空结构区域，所述第一镂空结构区域在源极电极表面的投影区域能够完全覆盖第二镂空结构区域。
[0013]栅极区的种类可以为内嵌在所述基底中的凹槽栅电极。
[0014]优选地，所述第一镂空结构区域包括填充在该第一镂空结构区域内并垂直于源极电极表面的多个纵向通孔。
[0015]优选地，所述功率MOS场效应晶体管为碳化硅MOS场效应晶体管。
[0016]由以上技术方案可知，本专利技术通过对源极电极和栅极电极进行镂空设计可以降低平行板电容器模型的正对面积，从而降低器件的输入电容，以改善器件的开关及频率特性。
附图说明
[0017]图1为本专利技术实施例1的纵向剖视图；
[0018]图2为本专利技术实施例2的纵向剖视图；
[0019]图3为本专利技术实施例3的纵向剖视图；
[0020]图4为本专利技术实施例4的纵向剖视图；
[0021]图5为实施例2中纵向通孔为矩形孔，源极电极纵向通孔的俯视图。
具体实施方式
[0022]下面结合附图对本专利技术的一种优选实施方式作详细的说明。
[0023]如图1所示，本专利技术提供一种用于降低输入电容的MOS场效应晶体管，其包括基底1，以及与基底1有一部分接触的栅极区2、漏极区3和源极区4。
[0024]所述基底1包括衬底20以及衬底上形成的外延层30，该外延层30的两侧形成有P型基区40，P型基区40与栅极区2接触的位置形成导电沟道51，两侧的导电沟道之间的外延层为JFET区52，P型基区40上还形成有N+型源区50。
[0025]漏极区3形成在衬底远离外延层的一侧上，栅极区2形成在外延层上，该栅极区包括与衬底的一部分接触的栅极电极70，源极区4形成于衬底上且包含与衬底的一部分接触的源极电极90，该源极电极90包围栅极区2，源极电极90与栅极区2之间通过绝缘介质层80进行电隔离，栅极电极70与外延层30之间还设置有栅氧化层60。
[0026]MOS场效应晶体管的输入电容C
iss
＝C
gs
+C
gd
,其中栅源电容C
gs
＝C3+C4+C5·
C6/(C5+C6)，栅漏电容C
gd
＝C1·
C2/(C1+C2)。C1表示JFET区52与栅氧化层60重叠部分的电容，C2表示JFET区52的耗尽层电容，C3表示N+型源区50与栅极电极70重叠部分的电容，C4表示源极电极90与绝缘介质层80重叠部分的电容，C5表示导电沟道51的耗尽层电容，C6表示导电沟道51与栅氧化层60重叠部分的电容。C1～C6可以简化为平行板电容器模型，电容大小可以由公式C＝ε
r
ε0S/d进行计算，其中ε
r
代表绝缘介质的相对介电常数，ε0代表真空介电常数，S代表两极板的等效正对面积，d代表两极板之间的等效距离。本专利技术通过对源极电极90和栅极电极70进行镂空设计可以降低平行板电容器模型C1和C4的正对面积S，从而降低输入电容C
iss
，降低器件的输入电容，以改善器件的开关及频率特性。
[0027]关于源极区4和栅极区2的结构本专利技术分成四个实施例加以说明。
[0028]实施例1
[0029]采用平面垂直MOS晶体管，如图1所示，所述源极电极90相对栅极区2的位置具有第一镂空结构区域91，该第一镂空结构区域91至少覆盖所述栅极电极70的部分区域，本实施例中第一镂空结构区域91在栅极电极70表面的投影区域比栅极电极区域小。
[0030]实施例2
[0031]采用U型槽垂直MOS晶体管，如图2所示，与实施例1的区别在于，所述栅极区2采用内嵌在衬底中的凹槽栅电极，本实施例中第一镂空结构区域91在栅极电极70表面的投影区域能够完全覆盖栅极电极。
[0032]实施例3
[0033]采用V型槽垂直MOS晶体管，如图3所示，与实施例2的区别在于，凹槽栅纵向界面的形状为倒三角形，本实施例中该第一镂空结构区域91在栅极电极70表面的投影区域与栅极电极区域有错开。
[0034]实施例4
[0035]采用平面垂直MOS晶体管，如图4所示，与实施例1的区别在于，所述栅极电极70相对源极电极90的位置具有第二镂空结构区域71，所述第一镂空结构区域91在源极电极90表面的投影区域能够完全覆盖第二镂空结构区域71。本实施例中该第一镂空结构区域91在栅极电极70表面的投影区域能够完全覆盖栅极电极，第二镂空结构区域71在外延层30表面的投影区域不超出所述JFET区52。
[0036]本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于降低输入电容的功率MOS场效应晶体管，其特征在于，包括：基底；栅极区，其形成于所述基底一侧中且包含与所述基底的一部分接触的栅极电极；漏极区，其形成于所述基底另一侧中且与源极区分离；以及源极区，其形成于所述基底中且包含与所述基底的一部分接触的源极电极，该源极电极包围所述栅极区，所述源极电极与栅极区之间通过绝缘介质层电隔离；所述源极电极相对栅极区的位置具有第一镂空结构区域，该第一镂空结构区域至少覆盖所述栅极电极的部分区域。2.根据权利要求1所述的功率MOS场效应晶体管，其特征在于，所述栅极电极相对源极电极的位置具有第二镂空结构区域，所述第一镂空结构区域在源极电极表面的投影区域能够完全覆盖第二镂空结构区域。3.根据权利要求2所述的功率MOS场效应晶体管，其特征在于，所述基底包括衬底以及所述衬底上形成的外延层，该外延层的两侧形成有P型基区，P型基区与栅极区接触的位置形成导电沟道，两侧的导电沟道之间的外延层为JFET区，所述第二镂空结构区域在外延层表面的投影区域不超出所述JFET区。4.根据权利要求1所述的功率MOS场效应晶体管，其特征在于，所述栅极区为内嵌在所述基底中的凹槽栅电极。5.根据权利要求1
‑
4任一项所述的功率MOS场效应晶体管...

【专利技术属性】
技术研发人员：潘俊，肖海林，张胜源，邱雷，
申请(专利权)人：合肥艾创微电子科技有限公司，
类型：发明
国别省市：