集成JFET提升第三象限导通特性的碳化硅MOSFET器件制造技术

本发明专利技术提供一种集成JFET提升第三象限导通特性的碳化硅MOSFET器件，通过引入自调节耗尽型JFET，实现第三象限单极型导通并消除双击退化效应：阻断状态时，低掺杂N型电流扩展层作为JFET的沟道，该N型电流扩展层被相邻P型基区完全耗尽形成电子势垒，JFET关断以保持低泄漏电流及高击穿电压；正向导通时，N型电流扩展层被相邻P型基区完全耗尽，JFET关断以保持低导通压降；第三象限导通时，漏极电压负向提升克服N型电流扩展层完全耗尽所形成得电子势垒，该电子势垒高度显著低于碳化硅MOSFET体二极管开启电压，JFET开启以保持单极型电子输运。本发明专利技术在保证碳化硅MOSFET器件静态及动态参数不产生退化的前提下，有效提升碳化硅MOSFET第三象限导通能力并消除双极退化效应。第三象限导通能力并消除双极退化效应。第三象限导通能力并消除双极退化效应。

【技术实现步骤摘要】
集成JFET提升第三象限导通特性的碳化硅MOSFET器件


[0001]本专利技术属于功率半导体
，具体是一种集成JFET提升第三象限导通特性的碳化硅MOSFET器件。

技术介绍

[0002]在航空、航天和军用装备中，功率半导体器件主要应用于电源与配电分系统，属于核心元器件。采用Si材料的功率半导体器件逐渐达到其理论极限，在现有研究的水平上难以进一步实现功率变换器的高频化、高功率密度及小型化。
[0003]具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高等特点的碳化硅(Silicon Carbide)材料可以更好地满足高速发展的航天技术对功率半导体器件提出的更高的工作频率、更高的工作电压、更低的导通电阻和高功率密度，同时具备抗辐照、耐极高温等耐特殊环境能力的需求。
[0004]碳化硅MOSFET具有更小的体积、更低的损耗、更强的电流导通能力，采用SiC功率MOSFET可简化功率电子系统的拓扑结构，减小系统整体损耗与体积，促进系统小型化、轻量化。SiC材料三倍于Si的禁带宽度虽然可以降低SiC功率器件的反向漏电流，增强器件的温度稳定性，但也会导致SiC PN结内建电势远大于Si材料。因此，SiC MOSFET第三象限特性的一个重要的问题就是PN结体二极管开启电压过高，这使得器件的续流损耗显著增加。同时，PN结体二极管的双极导通会引起SiC MOSFET中的双极退化效应。由于外延工艺的限制，SiC外延层生长过程中会引入基平面位错的缺陷(BPD)，当PN结体二极管导通时，注入到漂移区中的空穴会在BPD与电子发生复合效应，从而释放能量。BPD吸收载流子复合释放的能量就会形成堆垛层错(SF)，而器件持续的双极导通会使SF在漂移区中不断扩展。漂移区中SF的存在会增大器件的导通电阻和泄漏电流，且SF密度越高其产生的影响越明显，该现象被业界称为双极退化效应。因此有效提升SiC MOSFET第三象限导通能力及消除双极退化效应对实现其在宇航电源系统/推进系统中应用至关重要。

技术实现思路

[0005]为了解决上述问题，本专利技术提出一种集成JFET提升第三象限导通特性的碳化硅MOSFET器件，通过引入自调节耗尽型JFET，实现第三象限单极型导通并消除双击退化效应：阻断状态时，低掺杂N型电流扩展层作为JFET的沟道，该N型电流扩展层被相邻P型基区完全耗尽形成电子势垒，JFET关断以保持低泄漏电流及高击穿电压；正向导通时，N型电流扩展层被相邻P型基区完全耗尽，JFET关断以保持低导通压降；第三象限导通时，漏极电压提升克服N型电流扩展层完全耗尽所形成得电子势垒，该电子势垒高度显著低于碳化硅MOSFET体二极管开启电压，JFET开启以保持单极型电子输运。本专利技术在保证碳化硅MOSFET器件静态及动态参数不产生退化的前提下，有效提升碳化硅MOSFET第三象限导通能力并消除双极退化效应。
[0006]为达到上述目的，本专利技术采用下述技术方案：
[0007]一种集成JFET提升第三象限导通特性的碳化硅MOSFET器件：包括漏极金属6、漏极金属6上方的N+衬底区5、N+衬底区5上方的N
‑
漂移区4、N
‑
漂移区4上方的电流扩展层9；所述电流扩展层9的内部上方中间设有栅极凹槽，栅极凹槽内设有多晶硅栅52、填充栅极凹槽的栅介质62，栅极凹槽下方为P+屏蔽层10，栅极凹槽左上方及右上方为P型基区3；所述P型基区3上方设有P+欧姆接触区2；P+欧姆接触区2左右两侧设有N+源区8；所述相邻P型基区3之间区域为JFET沟道区11，该JFET沟道区11为电流扩展层9的一部分；所述JFET沟道区11上方为N+源区8；所述P+欧姆接触区2与N+源区8上方为源极金属1；所述多晶硅栅52上方为栅极金属12。
[0008]作为优选方式，所述栅介质62为SiO2。
[0009]作为优选方式，所述P+欧姆接触区2、N+源区8、P型基区3、电流扩展层9及P+屏蔽层10均为多次离子注入形成。
[0010]作为优选方式，所述P+欧姆接触区2、N+源区8、P型基区3、电流扩展层9、P+屏蔽层10、N
‑
漂移区4、N+衬底区5的材料均为碳化硅。
[0011]为实现上述专利技术目的，本专利技术还提供第二种集成JFET提升第三象限导通特性的碳化硅MOSFET器件：包括漏极金属6、漏极金属6上方的N+衬底区5、N+衬底区5上方的N
‑
漂移区4、N
‑
漂移区4上方的电流扩展层9；所述电流扩展层9的内部上方中间设有栅极凹槽，栅极凹槽内设有多晶硅栅52、填充栅极凹槽的栅介质62，栅极凹槽左上方及右上方为P型基区3；P型基区3包括水平段A301、连接于水平段A301下方的竖直段B302，水平段A301上方为P+欧姆接触区2及P+欧姆接触区2左右两侧的N+源区8；竖直段B302下方为P+屏蔽层10；所述相邻竖直段B302之间、相邻水平段A301之间、相邻P+屏蔽层10之间区域为JFET沟道区11，该JFET沟道区11为电流扩展层9的一部分；所述JFET沟道区11上方为N+源区8；所述P+欧姆接触区2与N+源区8上方为源极金属1；所述多晶硅栅52上方为栅极金属12。
[0012]为实现上述专利技术目的，本专利技术还提供第三种集成JFET提升第三象限导通特性的碳化硅MOSFET器件：包括漏极金属6、漏极金属6上方的N+衬底区5、N+衬底区5上方的N
‑
漂移区4、N
‑
漂移区4上方的电流扩展层9；所述电流扩展层9的内部上方中间设有栅极凹槽，栅极凹槽内设有多晶硅栅52、填充栅极凹槽的栅介质62，栅极凹槽左上方为P型基区3，所述P型基区3左侧为P+欧姆接触区2，P+欧姆接触区2的右侧、P型基区3上方为N+源区8；栅极凹槽右侧设有P+欧姆接触区2；所述栅极凹槽右侧、P+欧姆接触区2的左上方设有N+源区8；栅极凹槽左侧相邻P+欧姆接触区2之间区域为JFET沟道区11，该JFET沟道区11为电流扩展层9的一部分；所述JFET沟道区11上方为N+源区8；所述P+欧姆接触区2与N+源区8上方为源极金属1；所述多晶硅栅52上方为栅极金属12。
[0013]为实现上述专利技术目的，本专利技术还提供第四种集成JFET提升第三象限导通特性的碳化硅MOSFET器件：该JFET包括漏极金属6、漏极金属6上方的N+衬底区5、N+衬底区5上方的N
‑
漂移区4、N
‑
漂移区4上方的电流扩展层9；所述电流扩展层9的上方中间设有栅极凹槽，栅极凹槽内设有多晶硅栅52、填充栅极凹槽的栅介质62，所述电流扩展层9的左上方及右上方为P型基区3；所述P型基区3上方为P+欧姆接触区2、及P+欧姆接触区2左右两侧的N+源区8；所述相邻P型基区3远离电流扩展层9的一侧之间区域为JFET沟道区11，该JFET沟道区11为电流扩展层9的一部分；所述JFET沟道区11上方为N+源区8；所述P+欧姆接触区2与N+源区8上方为源极金属1。
[0014]本专利技术通过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成JFET提升第三象限导通特性的碳化硅MOSFET器件，其特征在于：包括漏极金属(6)、漏极金属(6)上方的N+衬底区(5)、N+衬底区(5)上方的N
‑
漂移区(4)、N
‑
漂移区(4)上方的电流扩展层(9)；所述电流扩展层(9)的内部上方中间设有栅极凹槽，栅极凹槽内设有多晶硅栅(52)、填充栅极凹槽的栅介质(62)，栅极凹槽下方为P+屏蔽层(10)，栅极凹槽左上方及右上方为P型基区(3)；所述P型基区(3)上方设有P+欧姆接触区(2)；P+欧姆接触区(2)左右两侧设有N+源区(8)；所述相邻P型基区(3)之间区域为JFET沟道区(11)，该JFET沟道区(11)为电流扩展层(9)的一部分；所述JFET沟道区(11)上方为N+源区(8)；所述P+欧姆接触区(2)与N+源区(8)上方为源极金属(1)；所述多晶硅栅(52)上方为栅极金属(12)。2.根据权利要求1所述的集成JFET提升第三象限导通特性的碳化硅MOSFET器件，其特征在于：所述栅介质(62)为SiO2。3.根据权利要求1所述的集成JFET提升第三象限导通特性的碳化硅MOSFET器件，其特征在于：所述P+欧姆接触区(2)、N+源区(8)、P型基区(3)、电流扩展层(9)及P+屏蔽层(10)均为多次离子注入形成。4.根据权利要求1所述的集成JFET提升第三象限导通特性的碳化硅MOSFET器件，其特征在于：所述P+欧姆接触区(2)、N+源区(8)、P型基区(3)、电流扩展层(9)、P+屏蔽层(10)、N
‑
漂移区(4)、N+衬底区(5)的材料均为碳化硅。5.一种集成JFET提升第三象限导通特性的碳化硅MOSFET器件，其特征在于：包括漏极金属(6)、漏极金属(6)上方的N+衬底区(5)、N+衬底区(5)上方的N
‑
漂移区(4)、N
‑
漂移区(4)上方的电流扩展层(9)；所述电流扩展层(9)的内部上方中间设有栅极凹槽，栅极凹槽内设有多晶硅栅(52)、填充栅极凹槽的栅介质(62)，栅极凹槽左上方及右上方为P型基区(3)；P型基区(3)包括水平段A(301)、连接于水平段A(301)下方的竖直段B(302)，水平段A(301)上方为P+欧姆接触区(2)及P+欧姆接触区(2)左右两侧的N+源区(8)；竖直段B(302)下方为...

【专利技术属性】
技术研发人员：王新中，李轩，娄谦，徐文轩，梁军，岳德武，王卓，张波，
申请(专利权)人：深圳信息职业技术学院，
类型：发明
国别省市：