半导体器件制造技术

一种半导体器件可以包括至少一个存储单元。该存储单元可以包括：第一电极层；第二电极层；以及自选择存储层，其介于所述第一电极层和所述第二电极层之间并呈现不同的电阻状态以储存数据，并且被构造为响应于施加到第一电极层和第二电极层的电压而导电或不导电，其中所述自选择存储层包括：铁电层，其具有用于捕获导电载流子的深阱，以及第一掺杂剂，其被掺杂在该铁电层中以形成浅阱，为导电载流子在该铁电层中移动提供导电路径。铁电层中移动提供导电路径。铁电层中移动提供导电路径。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本专利文件要求于2021年10月29日提交的编号为10
‑
2021
‑
0146951的韩国专利申请的优先权益，其全部内容通过引用合并于此。


[0003]本专利文件涉及存储电路或器件及其在电子设备或系统中的应用。

技术介绍

[0004]最近电气和电子行业的小型化、低功耗、高性能和多功能化趋势驱使半导体制造商们聚焦于高性能、高容量的半导体器件。这种高性能、高容量半导体器件的实例包括可以利用根据施加的电压或电流在不同电阻状态之间切换的特性来储存数据的半导体器件，例如RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)，FRAM(铁电随机存取存储器)，MRAM(磁性随机存取存储器)和电子熔丝(E熔丝)。

技术实现思路

[0005]本专利文件中公开的技术包括一种半导体器件的各种实施例，该半导体器件包括具有自选择存储层的存储单元，具有优异的操作特性和简单的制造工艺。
[0006]在一个实施例中，一种半导体器件包括存储单元，该存储单元包括：第一电极层；第二电极层；以及自选择存储层，其介于所述第一电极层和所述第二电极层之间并表现出不同的电阻状态以储存数据，并且被构造为响应于施加到所述第一电极层和第二电极层的电压而导电或不导电，其中所述自选择存储层包括铁电层及第一掺杂剂，所述铁电层具有用于捕获导电载流子的深阱，所述第一掺杂剂被掺杂在所述铁电层中以形成浅阱为导电载流子在该铁电层中移动提供导电路径。
[0007]在另一个实施例中，一种半导体器件包括存储单元，该存储单元包括：第一电极层；第二电极层；以及自选择存储层，其介于所述第一电极层和所述第二电极层之间，并且包括铁电层，其中所述自选择存储层表现出不同的电阻状态以储存数据，并且被构造为响应于施加到所述第一电极层和所述第二电极层的电压而导电或不导电，其中所述自选择存储层在根据所述铁电层的极化状态具有不同的电阻状态的同时，在所述铁电层中的深阱中的导电载流子跃升到浅阱时得以导通。
附图说明
[0008]图1是示出根据所公开技术的实施例的存储器件的立体图的示例。
[0009]图2是示出根据所公开技术的实施例的存储单元的剖视图的示例。
[0010]图3A至图3C是示出根据施加到图2的存储单元的电压的铁电层的极化状态的示例图。
[0011]图4是用于说明图2的存储单元的操作的电流
‑
电压图的示例。
[0012]图5是用于比较在图2的存储单元的写入操作或擦除操作期间施加的电压脉冲和在读取操作期间施加的电压脉冲的示例图。
具体实施方式
[0013]在下文中，将参考附图详细描述本公开的各种实施例。
[0014]图1是示出根据所公开技术的实施例的存储器件的立体图。
[0015]参考图1，本实施例的存储器件可以包括：多个第一导线11，其在第一方向上延伸并彼此平行；多个第二导线12，其在与第一方向交叉的第二方向上延伸并彼此平行同时与第一导线11间隔开；以及多个存储单元MC，其介于第一导线11和第二导线12之间并分别设置在第一导线11与第二导线12的交叉处。在本专利文献中，所述导线可以表示电连接半导体存储器中的两个或更多个电路元件的导电结构。在一些实施方式中，导线包括用于控制对存储器件中的存储单元的访问的字线和用于读出在存储单元中储存的信息的位线。在一些实施方式中，导线包括在半导体存储器中的不同电路元件之间传送信号的互连。
[0016]存储单元MC可以具有各种形状。例如，存储单元MC可以具有筒形形状，并且被布置为与相邻的存储单元MC分隔开。在本实施例中，存储单元MC具有圆筒形形状。其他实施方式也是可能的。在另一实施例中，存储单元MC可以具有方筒形形状，该方筒形形状具有在第一方向上与第二导线12的两个侧壁对齐的两个侧壁以及在第二方向上与第一导线11的两个侧面对齐的两个侧壁。
[0017]存储单元MC可包括第一电极层13、第二电极层15和介于第一电极层13和第二电极15之间的自选择存储层14。
[0018]第一电极层13和第二电极层15可以分别位于存储单元MC的两端，例如，分别位于下端和上端，以传输存储单元MC操作所需的电压或电流。第一电极层13和/或第二电极层15可以包括各种导电材料，例如，诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)、钽(Ta)、钛(Ti)等的金属，诸如氮化钛(TiN)和氮化钽(TaN)等的金属氮化物，或它们的组合。或者，第一电极层13和/或第二电极层15可以包括碳电极。可以省略第一电极层13和第二电极层15中的至少一个。在这种情况下，代替省略的第一电极层13，第一导线11可以用作第一电极层13，并且代替省略的第二电极层15，第二导线12可以用作第二电极层15。
[0019]自选择存储层14可被配置为作为存储元件和选择元件来操作。在一些实施方式中，自选择存储层14可以具有表现出不同电阻状态或电阻值的可变电阻特性，从而通过将自选择存储层14设置成所需的电阻状态来作为存储元件操作，以利用自选择存储层14的不同的电阻状态来储存不同的数据(例如，使用高和低电阻状态来表示数字电平“1”和“0”)，并且通过根据施加到第一电极层13和第二电极层15的电压在不同的电阻状态之间切换来改变已储存的数据比特位。同时，自选择存储层14可以具有阈值切换特性以作为选择元件来操作，从而使自选择存储层14导通而导电以选择存储单元为操作状态，或者使自选择存储层14关断而不导电以选择存储单元为非操作状态。自选择存储层14的阈值切换特性可以基于施加到第一电极层13和第二电极层15的电压将自选择存储层14导通或关断。当所施加的电压的幅值小于预定的阈值时，自选择存储层14可以被关断而不导电，并且流过自选择存储层14的电流被阻断或基本上被限制。当所施加的电压的幅值等于或大于预定的阈值时，自选择存储层14可以被导通而导电，并且流过自选择存储层14的电流突然增大。在下面
的描述中，阈值电压作为阈值的示例进行描述，并且自选择存储层14可以基于阈值电压在导通状态或关断状态下实施。
[0020]在这种情况下，自选择存储层14的阈值电压可以取决于自选择存储层14的电阻状态。因此，自选择存储层14可以根据不同的电阻状态具有不同的阈值电压。例如，当自选择存储层14处于低电阻状态时，其可以具有第一阈值电压，并且当自选择存储层14处于高电阻状态时，其可以具有不同于第一阈值电压的第二阈值电压。因此，可以实现作为单层的自选择存储层以同时操作存储元件和选择元件。
[0021]结果，数据可以储存在包括自选择存储层14的多个存储单元MC中的每一个中，此外可以防止共享第一导线11或第二导线12的存储单元MC之间的电流泄漏。
[0022]根据本实施例，通过将单层(例如，自选择存储层14)配置为同时用作存储元件和选择元件，与单独制造存储元件和选择元件时的情况相比，可以节省加工工作和成本。另外，由于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，具有至少一个存储单元，所述存储单元包括：第一电极层；第二电极层；和自选择存储层，其介于所述第一电极层和所述第二电极层之间并表现出不同的电阻状态以储存数据，并且被构造为响应于施加到所述第一电极层和所述第二电极层的电压而导电或不导电，其中所述自选择存储层包括铁电层及第一掺杂剂，所述铁电层具有用于俘获导电载流子的深阱，所述第一掺杂剂被掺杂在所述铁电层中用于形成浅阱为导电载流子在所述铁电层中移动提供导电路径。2.根据权利要求1所述的半导体器件，其中所述浅阱的能级大于所述深阱的能级。3.根据权利要求1所述的半导体器件，其中所述浅阱的能级大于所述第一电极层和所述第二电极层中的至少一个的功函数，并且小于所述铁电层的导带的能级。4.根据权利要求1所述的半导体器件，其中所述第一掺杂剂包括与所述铁电层的元素不同的元素。5.根据权利要求4所述的半导体器件，其中所述第一掺杂剂包括铝、镧、铌、钒、钽、钨、铬、钼、硼、氮、碳、磷、砷、钛、铜、锆或铪中的至少一种。6.根据权利要求1所述的半导体器件，其中，所述自选择存储层具有低电阻状态和高电阻状态，并且处于所述低电阻状态的所述自选择存储层的第一阈值电压不同于处于所述高电阻状态的所述自选择存储层的第二阈值电压。7.根据权利要求6所述的半导体器件，其中处于所述低电阻状态的所述自选择存储层的铁电层具有第一极化状态，并且处于所述高电阻状态的所述自选择存储层的铁电层具有不同于所述第一极化状态的第二极化状态。8.根据权利要求6所述的半导体器件，其中，所述自选择存储层的电阻状态响应于具有第一极性的写入电压从所述高电阻状态改变为所述低电阻状态，并且响应于具有不同...

【专利技术属性】
技术研发人员：宋政桓，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：