一种环状相变存储器单元、三维集成工艺制备方法和操作方法技术

本发明专利技术涉及一种环状相变存储器单元、三维集成工艺制备方法和操作方法，属于微电子行业中的存储器领域。所述存储器单元沿中心轴线从里到外依次为柱状加热器、环状相变材料层和外围层，所述外围层从上到下依次为顶绝缘层、侧边电极和底绝缘层；所述存储器单元上端和下端分别为顶电极和底电极，所述顶电极和底电极分别覆盖柱状加热器和环状相变材料层的两端。该结构不仅通过中心柱状加热器以及侧边电极的设计能一定程度上降低器件的RESET过程所需的最低电流以及器件功耗，还可以实现读写分离的操作，避免了大电流长时间的施加对相变材料的分子结构保持性的不利影响，进一步提高器件的耐久。耐久。耐久。

【技术实现步骤摘要】
一种环状相变存储器单元、三维集成工艺制备方法和操作方法


[0001]本专利技术属于微电子行业中的存储器领域，更具体地，涉及一种环状相变存储器单元、三维集成工艺制备方法和操作方法，尤其涉及一种相变存储器的新型单元结构和三维集成的工艺制备方案和相应的读写操作方法。

技术介绍

[0002]随着信息时代的发展，大数据、互联网等技术在各行各业普及所产生的数据量越来越大，对存储器的要求也越来越高，这同时使得半导体存储器在半导体行业里的重要性日趋显现，而目前主流的两大传统半导体存储器件NAND闪存和动态随机存取存储器(DRAM)随着尺寸微缩逐渐到达物理极限，当前的存储器领域急需研发出高密度、大容量以及高集成密度、以及快的读写速度的新型存储器。相变存储器、忆阻器、铁电存储器等新型存储器都因为各自的特点被认为有希望成为下一代主流的存储器，而其中相变存储器(PCRAM)具有读写速度快、可擦写次数高、与CMOS工艺兼容、以及目前工艺比较成熟等方面的巨大优势。
[0003]通常来讲相变材料有两种状态，晶态和非晶态，材料的非晶态和晶态呈现不同的光学特性和电阻特性，非晶态表现为高阻，晶态表现为低阻状态，高低阻态间相差几个数量级。利用它们在电阻上的巨大差异，并且在常温下十分稳定的特点，可以用相变材料的高低阻态分别代表信息状态0和1，从而用来存储信息。
[0004]相变存储器在RESET过程中相变单元首先应该在短时间内达到熔融温度Tm之后再在短时间内迅速冷却从而实现晶态到非晶态的转变，然而在这个过程中由于温度的迅速升高要求施加持续时间短而脉冲峰值高的电压脉冲，根据功耗计算公式此举势必在短时间内产生大量的功耗，这也是目前制约相变存储器进一步发展的核心问题。
[0005]随着使用场景对存储器密度提出越来越高的要求，存储器高密度技术诞生了以下几个方向：等比例缩小、多值存储和三维堆叠等。在过去三十年中，等比例缩小一直是减小芯片面积的有效方法，但随着制程提高导致的芯片生产成本指数级增长，等比例缩小带来的成本降低难以弥补制造工艺上的成本增加，同时由于等比例缩小和多值存储技术面临着随工艺节点发展技术难度不断增大甚至逼近物理极限、存储器可靠性下降等一系列问题，为了能在当前工艺技术的前提下实现更高的存储密度，存储单元三维堆叠技术越来越收到业界的重视。相变存储器作为两端式存储器，具有结构简单、易于三维堆叠的特点，而器件单元本身的研究成熟化也为三维相变存储器的集成度与可靠性提供了保障，同时相变存储器的三维集成的阵列级设计不仅克服了相变存储器在性能与稳定性上的存在的部分缺点，也在其本身非易失的基础上获得了进一步的在读写速度和集成密度上的提升。

技术实现思路

[0006]针对目前相变存储器的高RESET电流的核心问题，本专利技术提供了一种可以降低RESET电流同时延长器件寿命的新型结构单元和三维集成工艺制备方案，及其对应的读写操作方法。本专利技术提出相变存储器除了低操作电压的特点外，还有读写操作分离以及热效率高的优势，避免了大电流施加在相变材料上，从而大大减少了晶格失序等导致相变材料无法再次发生相变的因素发生的概率，也进一步的提升器件的耐久性能。此外还基于该环状器件单元设计了三维集成的方案，可以大幅提高集成度和存储密度。
[0007]根据本专利技术第一方面，提供了一种环状相变存储器单元，所述存储器单元沿中心轴线从里到外依次为柱状加热器、环状相变材料层和外围层，所述外围层从上到下依次为顶绝缘层、侧边电极和底绝缘层；所述存储器单元上端和下端分别为顶电极和底电极，所述顶电极覆盖柱状加热器和环状相变材料层的上端，所述底电极覆盖柱状加热器和环状相变材料层的下端。
[0008]优选地，所述柱状加热器的材料为氮化钛、碳化硅或氮化钽。
[0009]优选地，所述环状相变材料层的材料为Ge2Sb3Te5、Sb2Te3或GeTe。
[0010]优选地，所述侧边电极为氮化钽、金属钨或氮化钛。
[0011]优选地，所述环状相变材料层的厚度为5
‑
15nm；所述柱状加热器的半径为4
‑
6nm。
[0012]根据本专利技术另一方面，提供了一种环状相变存储器，由任意一项所述的环状相变存储器单元三维堆叠而成。
[0013]根据本专利技术另一方面，提供了所述的环状相变存储器的制备方法，包括以下步骤：
[0014](1)在衬底上制备一条位线作为这一列单元的底电极；然后在所述底电极的阵列平面生长底绝缘层；
[0015](2)在步骤(1)得到的底绝缘层上制备读线层；将所述读线层采用金属电化学刻蚀，打出半径为器件单元设计半径的圆形通孔；
[0016](3)在读线层中打出的圆形通孔中生长柱状侧边电极；然后在阵列平面生长顶绝缘层；
[0017](4)在顶绝缘层上采用等离子刻蚀的方法，打出深度对应器件单元设计高度、半径对应器件单元环状相变材料层和柱状加热器半径之和的通孔，且从顶绝缘层一直打通到底绝缘层；
[0018](5)在步骤(4)打出的通孔中生长环状相变材料层；在相环状相变材料层圆心处打出半径为器件单元中柱状加热器半径的通孔，在打出的通孔中生长柱状加热器；
[0019](6)在器件单元处于阵列中的顶绝缘层处制备对应的顶电极作为该层的写线，即得到环状相变存储器。
[0020]优选地，将步骤(6)制备得到的顶电极作为上一层阵列的底电极，然后再按照步骤(1)
‑
步骤(6)，制备得到上一层阵列，实现多层堆叠。
[0021]优选地，所述多层堆叠总层数小于等于8层。
[0022]根据本专利技术另一方面，提供了所述的环状相变存储器的操作方法，以纵向的位线作为同一列单元的底电极，以横向的写线作为同一行单元的顶电极，同时在侧边电极处引出横向读线；读操作时在对应列的位线和对应行的读线之间施加读电压；写操作时在对应列的位线施加所需写电压的负二分之一电位，然后在对应行的写线施加所需写电压的正二
分之一电位。
[0023]总体而言，通过本专利技术所构思的以上技术方案与现有技术相比，具有以下有益效果：
[0024](1)本专利技术围绕如何降低RESET电流，从散热方式和加热效率两个角度出发，提出了新型的相变存储器单元环状结构，即通过将中心柱状加热棒(heater)层内置，由环状相变材料层包围，从而提高单元结构的加热效率以及能量利用率来降低RESET电流。在器件单元设计的基础上通过三维集成方案设计，提高存储密度；同时也介绍了对应制备工艺方案和相应的操作方法。
[0025](2)本专利技术提出相变存储器除了低操作电压的特点外，还有读写操作分离以及热效率高的优势，此举虽然部分增加了集成工艺的加工难度，但是避免了大电流施加在相变材料上，从而大大减少了晶格失序等导致相变材料无法再次发生相变的因素发生的概率，也进一步的提升器件的耐久性能。此外还基于该环状器件单元设计了三维集成的方案，可以大幅提高集成度和存储密度。
[0026](3)本专利技术采用的侧电极材料热导率较低，可以引本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种环状相变存储器单元，其特征在于，所述存储器单元沿中心轴线从里到外依次为柱状加热器、环状相变材料层和外围层，所述外围层从上到下依次为顶绝缘层、侧边电极和底绝缘层；所述存储器单元上端和下端分别为顶电极和底电极，所述顶电极覆盖柱状加热器和环状相变材料层的上端，所述底电极覆盖柱状加热器和环状相变材料层的下端。2.如权利要求1所述的环状相变存储器单元，其特征在于，所述柱状加热器的材料为氮化钛、碳化硅或氮化钽。3.如权利要求1所述的环状相变存储器单元，其特征在于，所述环状相变材料层的材料为Ge2Sb3Te5、Sb2Te3或GeTe。4.如权利要求1所述的环状相变存储器单元，其特征在于，所述侧边电极为氮化钽、金属钨或氮化钛。5.如权利要求1所述的环状相变存储器单元，其特征在于，所述环状相变材料层的厚度为5
‑
15nm；所述柱状加热器的半径为4
‑
6nm。6.一种环状相变存储器，其特征在于，由权利要求1
‑
5任意一项所述的环状相变存储器单元三维堆叠而成。7.如权利要求6所述的环状相变存储器的制备方法，其特征在于，包括以下步骤：(1)在衬底上制备一条位线作为这一列单元的底电极；然后在所述底电极的阵列平面生长底绝缘层；(2)在步骤(1)得到的底绝缘层上制备读线层；将所述读线层采用...

【专利技术属性】
技术研发人员：王兴晟，陈宇轩，阳帆，李洲阳，马颖昊，缪向水，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：