一种神经元器件及其制备方法技术

本发明专利技术涉及一种神经元器件，该神经元器件基于二维材料沟道层实现神经形态计算，并通过在源/漏两端与沟道层的接触区插入功函数层，使接触界面形成非对称的肖特基接触，并结合栅介质层引入的缺陷俘获和释放机制，实现了阻变特性并进一步实现了基于单器件的LIF神经元器件，即单器件神经元。即单器件神经元。即单器件神经元。

【技术实现步骤摘要】
一种神经元器件及其制备方法


[0001]本专利技术涉及半导体器件制备
，具体涉及一种神经元器件及其制备方法。

技术介绍

[0002]近年来，由于忆阻器件在神经形态计算方面具有极大优势而得到了人们的广泛关注。新型忆阻器件如铁电基忆阻器、相变基忆阻器件和磁阻隧穿基忆阻器等与CMOS器件相比具有结构简单、功耗低和动态特性丰富等优势已得到报道，从而应用于神经形态计算。
[0003]基于二维材料的器件由于其可微缩性好、动态特性丰富等优点也被人们用于实现神经形态计算。然而由于二维材料本身的一些接触、缺陷等内在缺点，目前基于二维材料的神经形态器件特别是神经元器件的研究尚未得到充分的开展。
[0004]因此，开发一种基于二维材料的神经元器件成为新的研究课题。

技术实现思路

[0005]本专利技术的目的是克服现有技术的缺点，提供一种神经元器件，该神经元器件基于二维材料沟道层实现神经形态计算，并通过在源漏两端与沟道层的接触区插入功函数层，使接触界面形成非对称的肖特基接触，并结合栅介质层引入的缺陷电荷俘获和释放机制，实现了阻变特性并进一步实现了单器件的LIF(leaky
‑
integral
‑
fire，泄漏
‑
积分
‑
激发)神经元器件，即单器件神经元。
[0006]本专利技术的另一目的是提供上述神经元器件的制备方法。
[0007]为了实现以上目的，本专利技术提供如下技术方案。
[0008]一种神经元器件，包括：
[0009]衬底；
[0010]栅介质层，所述栅介质层设置在所述衬底上表面；
[0011]沟道层，所述沟道层覆盖所述栅介质层的部分上表面，并且所述沟道层的材质为二维材料；
[0012]源极和漏极，所述源极和所述漏极均设置在所述沟道层上方且彼此不接触；
[0013]第一功函数层，所述第一功函数层设置在所述沟道层和所述源极之间；以及
[0014]第二功函数层，所述第二功函数层设置在所述沟道层和所述漏极之间，并且所述第二功函数层与所述第一功函数层彼此不接触。
[0015]一种神经元器件的制备方法，包括以下步骤：
[0016]提供衬底；
[0017]在所述衬底上形成栅介质层；
[0018]在所述栅介质层上形成沟道层，使其覆盖所述栅介质层的部分上表面，并且所述沟道层的材质为二维材料；
[0019]形成初始功函数层，使其覆盖所述沟道层的表面；
[0020]光刻所述初始功函数层，形成开口，使所述沟道层的部分上表面裸露，得到第一功
函数层和第二功函数层；以及
[0021]在所述第一功函数层表面形成源极，在所述第二功函数层表面形成漏极。
[0022]相比现有技术，本专利技术的有益效果：
[0023]1、本专利技术提供了一种神经元器件，该神经元器件基于二维材料沟道层实现神经形态计算，并通过在源/漏两端与沟道层的接触区插入功函数层，使接触界面形成非对称的肖特基接触，并结合栅介质层引入的缺陷电荷俘获和释放机制，实现了阻变特性并进一步实现了单器件的LIF(leaky
‑
integral
‑
fire，泄漏
‑
积分
‑
激发)神经元器件。并且本专利技术的神经元器件因使用二维材料而具有可微缩性好、动态特性丰富等优点。
[0024]本专利技术通过功函数层的引入和栅介质层的生长，提供了一种实现神经元器件的新途径，为进一步实现低功耗神经网络计算提供了思路。
[0025]2、本专利技术的基于二维材料的神经元器件与硅基工艺兼容，便于集成。
附图说明
[0026]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0027]图1为本专利技术的神经元器件的结构示意图。
[0028]图2
‑
3为本专利技术的神经元器件的原理示意图。
[0029]图4
‑
8为本专利技术的神经元器件的制备方法中各步所得结构的示意图。
[0030]附图标记说明：
[0031]100为衬底，200为栅介质层，300为沟道层，400为初始功函数层，400a为第一功函数层，400b为第二功函数层，500为源极，501为第一金属层，502为第二金属层，600为漏极，601为第三金属层，602为第四金属层。
具体实施方式
[0032]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0033]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0034]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0035]基于二维材料的器件具有可微缩性好、动态特性丰富等优点，被人们用于实现神经形态计算。然而由于二维材料本身的一些接触、缺陷等内在缺点，目前基于二维材料的神
经形态器件特别是神经元器件的研究尚未得到充分的开展。
[0036]本专利技术人经过深入研究，设计了一种神经元器件，该神经元器件基于二维材料沟道层实现神经形态计算，并通过在源/漏两端与沟道层的接触区插入功函数层，使接触界面形成非对称的肖特基接触，并结合栅介质层引入的缺陷电荷俘获和释放机制，实现了阻变特性并进一步实现了基于单器件的LIF神经元器件。
[0037]具体地，本专利技术的神经元器件包括：衬底100；栅介质层200，栅介质层200设置在衬底100上表面；沟道层300，沟道层300覆盖栅介质层200的部分上表面，并且沟道层300的材质为二维材料；源极500和漏极600，源极500和漏极600均设置在沟道层300上方且彼此不接触；第一功函数层400a，第一功函数层400a设置在沟道层300和源极500之间；以及第二功函数层400b，第二功函数层400b设置在沟道层300和漏极600之间，并且第二功函数层400b与第一功函数层400a彼此不接触。
[0038]本专利技术对于衬底100的材质没有特别限制，本领域常规使用的衬底100均可用于本专利技术，例如衬底100本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种神经元器件，其特征在于，包括：衬底；栅介质层，所述栅介质层设置在所述衬底上表面；沟道层，所述沟道层覆盖所述栅介质层的部分上表面，并且所述沟道层的材质为二维材料；源极和漏极，所述源极和所述漏极均设置在所述沟道层上方且彼此不接触；第一功函数层，所述第一功函数层设置在所述沟道层和所述源极之间；以及第二功函数层，所述第二功函数层设置在所述沟道层和所述漏极之间，并且所述第二功函数层与所述第一功函数层彼此不接触。2.根据权利要求1所述的神经元器件，其特征在于，所述第一功函数层和所述第二功函数层的材质均为TiO2。3.根据权利要求1或2所述的神经元器件，其特征在于，所述源极设置在所述栅介质层和所述沟道层的上方，并且所述第一功函数层设置在所述沟道层和所述源极之间以及所述栅介质层和所述源极之间。4.根据权利要求1或2所述的神经元器件，其特征在于，所述漏极设置在所述栅介质层和所述沟道层的上方，并且所述第二功函数层设置在所述沟道层和所述漏极之间以及所述栅介质层和所述漏极之间。5.根据权利要求1或2所述的神经元器件，其特征在于，所述源极由下至上包括第一金属层和第二金属层，所述第一金属层的材质为Ti，所述第二金属层的材质选自Au、Pt、Ni、Pd、Cr，两者的材质不同；所述漏极由下至上包括第三金属层和第四金属层，所述第三金属层的材质为Ti，所述第四金属层的材质选自Au、Pt、Ni、Pd、Cr，两者的材质不同。6.根据权利要求1或2所述的神...

【专利技术属性】
技术研发人员：吴振华，霍嘉丽，张兆浩，张亚东，殷华湘，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：