一种铁电异质结阻变存储器的制备方法及其应用技术

本发明专利技术属于微电子器件技术领域，涉及一种铁电异质结基阻变存储器的制备方法，包括：依次以无水乙醇、氢氟酸对Si片进行清洗；将清洗好的Si片放入原子层沉积系统的真空仓内，循环沉积Al2O3和HfO2层，循环比例为Al2O3:HfO2＝1:19，厚度10～20nm；无氧环境中快速热退火；在铁电层上覆盖带有0.01mm2小孔的掩膜板，对已经形成铁电相的掺Al的HfO2薄膜的表面射频磁控溅射沉积MoS2层；不移动掩膜板，继续在MoS2层表面直流磁控溅射沉积Au电极。本发明专利技术将所制得的铁电异质结阻变存储器，应用于电子设备。基于HfO2基铁电材料，利用其与CMOS工艺兼容的优势，将基底n

【技术实现步骤摘要】
一种铁电异质结阻变存储器的制备方法及其应用


[0001]本专利技术属于微电子器件
，涉及存储器，具体涉及一种铁电异质结基阻变存储器的制备方法及其应用。

技术介绍

[0002]随着科技的发展，电子产品开始在日常生活中无处不见。在当下信息化的时代，电子产品的存储功能所面对的挑战也越来越大，传统的Flash存储工艺已满足不了设备微型化的发展。在下一代新型存储器件当中，阻变存储器RRAM(Resistance Random Access Memory)是利用薄膜材料在高阻态和低阻态之间相互转换来实现数据的存储与读取。由于其具有低功耗、非易失性、速度快、高密度等特点，被认为具有很大的发展潜力。
[0003]利用铁电薄膜材料的铁电极化方向的改变，调节界面处的势垒，可以实现薄膜电阻的高低阻态相互转换，这在相关的研究中已经有了大量的报道。而且利用半导体代替金属/铁电/金属结构中的一个电极，那么在铁电场效应作用下可以使半导体/铁电界面处进行多数载流子的积累与耗尽，从而不仅是对界面处势垒的高度，也对势垒的宽度进行了调节，大大提高了电阻的开关比，这在铁电隧道结中已经有所报道。
[0004]常用的半导体电极MoS2经常利用机械剥离法制备，这对于实现工业话大批量生产是很困难的。另外目前常用的BiFeO3、Pb(Zr,Ti)O3等钙钛矿型铁电材料具有厚度较大、原材料有污染(如Pb)、结构复杂，最重要的是与CMOS工艺不兼容、难以集成等问题，使得铁电材料在存储器方面的应用受到限制。2011年发现，利用掺杂，可以使HfO2具备铁电性。由于HfO2具有无污染、结构简单、物理厚度薄、与CMOS工艺兼容等优势，为铁电存储的发展提供了更优异的材料。
[0005]综上，利用合适的铁电材料、辅助材料和制备方法，对满足存储器件高密度，微型化的发展，足够大的开关比来保证数据的准确性，同时可以实现大工业生产是很重要的。

技术实现思路

[0006]针对上述现有技术中存在的不足，本专利技术的目的是公开一种铁电异质结阻变存储器的制备方法。
[0007]本专利技术的目的可以通过以下技术方案来实现。
[0008]一种铁电异质结阻变存储器的制备方法，包括如下步骤：
[0009]S1.依次以无水乙醇、氢氟酸对Si片进行清洗，使表面无污染，干燥；
[0010]S2.将清洗好的Si片放入原子层沉积系统的真空仓内，循环沉积Al2O3和HfO2层，循环比例为Al2O3:HfO2＝1:19，厚度10～20nm，优选14nm；
[0011]S3.无氧环境中快速热退火，使其完成掺杂并且激发铁电相的形成；
[0012]S4.在铁电层上覆盖带有0.01mm2小孔的掩膜板，对已经形成铁电相的掺Al的HfO2薄膜的表面射频磁控溅射沉积MoS2层，使MoS2与掺Al的HfO2形成异质结；
[0013]S5.不移动掩膜板，继续在MoS2层表面直流磁控溅射沉积Au层。
[0014]本专利技术较优公开例中，步骤S1中所述Si片为100晶向n型低阻Si片，电阻率～10
‑3Ω
·
m，市售。
[0015]本专利技术较优公开例中，步骤S1中所述干燥，是使用氮气枪吹扫，使Si片表面干燥。
[0016]本专利技术较优公开例中，步骤S3中所述快速热退火，其中退火时间30～60s，温度800～1000℃，优选退火时间30s，温度950℃。
[0017]本专利技术较优公开例中，步骤S3中所述无氧环境为N2环境。
[0018]本专利技术较优公开例中，步骤S4中在400℃环境温度下沉积MoS2层，溅射功率为功率30～50W，时间40～60s，优选功率30W，时间40s。
[0019]根据本专利技术所述方法制备得到的铁电异质结阻变存储器，包括四层结构，依次为低阻n
‑
Si基底，作为忆阻器的底电极；掺Al的HfO2铁电薄膜，沉积在所述的底电极之上；MoS2层和Au顶电极，溅射在所述的铁电层上。
[0020]本专利技术的另外一个目的，在于将所制得的铁电异质结阻变存储器，应用于电子设备。
[0021]基于HfO2基铁电材料，该器件利用其与CMOS工艺兼容的优势，将基底n
‑
Si作为底电极，使得器件更加微型化。本专利技术利用磁控溅射制备的MoS2层，不但可以提高器件的开关比，而且制备手段更符合工业大批量生产的要求。
[0022]有益效果
[0023]1、本专利技术利用低阻Si为基底，同时也是底电极，这发挥了HfO2与CMOS工艺兼容的优势，减少制备底电极，使工艺更简便，结构更简单，符合电子器件微型化的发展趋势；
[0024]2、阻变窗口会变得更大，在顶电极和铁电层中间加一层半导体MoS2层，相较于金属电极直接与铁电层接触，MoS2层可以辅助铁电材料的极化对界面势垒的调控作用。因为半导体MoS2材料的导电性相较于金属电极较差，对铁电材料的屏蔽效应不明显，在MoS2层表面会形成相比金属材料较宽的耗尽层，所以当利用铁电极化方向的改变，调节势垒时，不仅使势垒的高度，势垒的宽度也会发生明显的改变；
[0025]3、磁控溅射技术制备的MoS2材料，相比较常用的机械剥离法，具有形状、大小、厚度可控的优势，更有利于工业化生产。
附图说明
[0026]图1.本专利技术的制备工艺流程图；
[0027]图2.所制得的铁电异质结阻变存储器的结构图；
[0028]图3.铁电层表征的XRD图谱；
[0029]图4.铁电层的电滞回线特征图谱；
[0030]图5.图4所示的电滞回线特征图谱对应的I
‑
V图谱；
[0031]图6.沉积MoS2层后铁电层的电滞回线特征图谱；
[0032]图7.图6所示的电滞回线特征图谱对应的I
‑
V图谱；
[0033]图8.实施例的I
‑
V循环测试。
具体实施方式
[0034]下面结合实施例对本专利技术进行详细说明，以使本领域技术人员更好地理解本发
明，但本专利技术并不局限于以下实施例。
[0035]下面将结合附图和具体实施方案，对本专利技术的技术方案以掺杂比例为1：19的铝掺杂氧化铪铁电薄膜为例对工艺的具体步骤和参数进行描述。在附图中示出的结构示意图，为了清楚表达某些细节，该图并非是按照比例绘制的。实际中可能由于制备条件的不同而有偏差。
[0036]在本专利技术的描述中，需要说明的是，术语“上”、“下”、“底”等指示的方位或位置关系为基于附图1所示的方位或位置关系，仅是为了便于描述，而不是指示或暗示本专利技术必须具有特定的方位。
[0037]一种铁电异质结阻变存储器的制备方法，包括如下步骤：
[0038]步骤S1、首先使用无水乙醇(C2H6O)、氢氟酸(HF)先后对100取向的n
‑
Si基底(电阻率～10
‑3Ω
·
m)进行去除表面油渍、灰尘和自然氧化层SiO2，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种铁电异质结阻变存储器的制备方法，其特征在于，包括如下步骤：S1.依次以无水乙醇、氢氟酸对Si片进行清洗，使表面无污染，干燥；S2.将清洗好的Si片放入原子层沉积系统的真空仓内，循环沉积Al2O3和HfO2层，循环比例为Al2O3:HfO2＝1:19，厚度10～20nm；S3.无氧环境中快速热退火，使其完成掺杂并且激发铁电相的形成；S4.在铁电层上覆盖带有0.01mm2小孔的掩膜板，对已经形成铁电相的掺Al的HfO2薄膜的表面射频磁控溅射沉积MoS2层，使MoS2与掺Al的HfO2形成异质结；S5.不移动掩膜板，继续在MoS2层表面直流磁控溅射沉积Au层。2.根据权利要求1所述的铁电异质结阻变存储器的制备方法，其特征在于：步骤S1中所述Si片为100晶向n型低阻Si片，电阻率～10
‑3Ω
·
m。3.根据权利要求1所述的铁电异质结阻变存储器的制备方法，其特征在于：步骤S1中所述干燥，是使用氮气枪吹扫...

【专利技术属性】
技术研发人员：曹大威，秦谱，谢玉芳，杨莹，
申请(专利权)人：江苏大学，
类型：发明
国别省市：