具有差动信号传输结构的线路板制造技术

一种线路板，其包括多个图案化导电层与多个绝缘层。这些图案化导电层包括一第一图案化导电层与至少一第二图案化导电层，第一图案化导电层具有至少一对差动信号线，第二图案化导电层具有至少一非布线区，此对差动信号线在第二图案化导电层的投影与非布线区至少部分重叠。此外，各个绝缘层配置于相邻这些图案化导电层之间。线路板具有差动信号传输结构，以提升差动信号线对传输高速与高频信号的品质。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种差动信号传输结构，且特别是有关于一种具有差动信号传输结构的线路板(wiring board)。
技术介绍
一般而言，现有的用以承载及电连接多个电子元件的线路板主要是由多个图案化导电层(patterned conductive layer)以及多个绝缘层(insulating layer)交替叠合所构成。其中，这些图案化导电层由铜箔层(copper foil)经过微影蚀刻定义形成。这些绝缘层分别配置于相邻这些图案化导电层之间，用以隔离这些图案化导电层。此外，这些相互重叠的图案化导电层之间透过导电孔道(conductive via)而彼此电连接。另外，线路板的表面上还可配置各种电子元件(例如有源元件或无源元件)，并藉由线路板内部线路来达到电子信号传递(electrical signal propagation)的目的。请参考图1，其绘示现有的一种线路板的侧视剖面示意图。现有的线路板100包括四层图案化导电层110、三层绝缘层120与多个导电孔道130。最上层的图案化导电层110(a)具有一对差动信号线112与114，此对差动信号线112与114用来传输高速与高频信号，而位于最上层图案化导电层110(a)下方的图案化导电层110(b)则为接地层，其作为此对差动信号线112与114的参考平面(reference plane)。各个绝缘层120配置于相邻这些图案化导电层110之间，而各个导电孔道130贯穿这些绝缘层120的其中之一，且这些图案化导电层110的至少其中之二藉由这些导电孔道130的其中之一而互相电连接。现有的线路板100若作为一芯片封装体(未绘示)的封装基板时，此对差动信号线112与114作为封装基板的内部线路与芯片之间传输信号的中介，因此此对差动信号线112和114与封装基板的内部线路电连接处的阻抗(impedance)必须匹配(match)，以及此对差动信号线112和114与芯片电连接处的阻抗也必须匹配。然而，在线路板100的布线密度增加的趋势下，此对差动信号线112与114之间的距离缩小，因此在传输高速与高频信号时，此对差动信号线112与114的阻抗特性受到影响，亦即此对差动信号线112与114的耦合电容(coupling capacitance)增加使得此对差动信号线112与114的阻抗下降，进而导致此对差动信号线112与114和其它电子元件(例如芯片)的线路之间产生阻抗不匹配(impedance mismatch)的现象且降低此对差动信号线112与114传输高速与高频信号的品质。因此，在产品尺寸缩小的趋势下，如何有效利用线路板的绕线空间以提升此对差动信号线112与114传输高速与高频信号的品质是必须解决的问题。
技术实现思路
本技术的一目的是提供一种线路板，其具有差动信号传输结构，以提升差动信号线对传输高速与高频信号的品质。为达上述或是其它目的，本技术提出一种线路板，其包括多个图案化导电层与多个绝缘层。这些图案化导电层包括一第一图案化导电层与至少一第二图案化导电层，第一图案化导电层具有至少一对差动信号线，第二图案化导电层具有至少一非布线区，此对差动信号线在第二图案化导电层的投影与非布线区至少部分重叠。此外，各个绝缘层配置于相邻这些图案化导电层之间。为让本技术的上述和其它目的、特征和优点能更明显易懂，下文特举多个实施例，并配合附图，作详细说明如下。附图说明图1绘示现有的一种线路板的侧视剖面示意图；图2绘示本技术第一实施例的芯片封装体的侧视示意图；图3A绘示图2的封装基板的侧视剖面示意图；图3B绘示图3A的封装基板的部分构件的俯视示意图；图4绘示本技术第二实施例的一种封装基板的侧视剖面示意图。附图标记说明100线路板110、110(a)、110(b)、210、210(a)、210(b)、210(c)、310(b)、310(c)、310(d)图案化导电层112、114、212、214、312、314差动信号线120、220绝缘层130、230导电孔道200、300封装基板216、316、318非布线区B凸块C芯片CP芯片封装体D差动信号传输结构L1、L2长度S1、S2侧边W1宽度W2间距具体实施方式由
技术介绍
的叙述可知，在线路板的布线密度增加的趋势下，差动信号线对之间的距离缩小，所以差动信号线对之间的耦合电容增加，因此使得差动信号线对的阻抗下降而导致差动信号线对和其它电子元件(例如芯片)的线路之间产生阻抗不匹配的现象。请参考图2，其绘示本技术第一实施例的芯片封装体的侧视示意图。第一实施例的芯片封装体CP包括一芯片C与一封装基板200。芯片C配置于封装基板200上且电连接至封装基板200。由图2可知，芯片C藉由多个凸块B而与封装基板200电连接，但芯片C亦可藉由多条焊线而与封装基板200电连接，但是并未以图面绘示。请参考图3A与图3B，其中图3A绘示图2的封装基板的侧视剖面示意图，图3B绘示图3A的封装基板的部分构件的俯视示意图。第一实施例的封装基板200包括多个相互交错重叠的图案化导电层210(图3A仅示意地绘示四层)与多个绝缘层220(图3A仅示意地绘示三层)。各个绝缘层220配置于相邻这些图案化导电层210之间，亦即这些图案化导电层210与这些绝缘层220交替叠合，且这些图案化导电层210包括一第一图案化导电层210(a)与一第二图案化导电层210(b)。第一图案化导电层210(a)具有至少一对差动信号线212与214，第二图案化导电层210(b)具有至少一非布线区216。此外，此对差动信号线212与214在第二图案化导电层210(b)的投影与非布线区216至少部分重叠，换言之，由图3A与3B可知，非布线区216位于此对差动信号线212与214的下方。另外，此对差动信号线212与214以及非布线区216构成(compose)一差动信号传输结构D，其特征为此对差动信号线212和214与该非布线区216不位于同一平面上，且此对差动信号线212和214在该非布线区216所在的平面上的投影与非布线区216至少部分重叠。第一实施例的封装基板200的一对差动信号线212和214在传输高速与高频信号时，由于在此对差动信号线212和214下方的第二图案化导电层210(b)具有非布线区216，所以此对差动信号线212和214与作为参考平面的第三图案化导电层210(c)之间的电场(electric field)距离增加而耦合电容(coupling capacitance)降低。因此，第一实施例的封装基板200的此对差动信号线212和214的阻抗(impedance)获得提升而此对差动信号线212和214与芯片C之间阻抗不匹配的现象获得改善。据此，此对差动信号线212和214的回波损耗(return loss)提升且插入损耗(insertion loss)降低，进而使得此对差动信号线212和214的高速与高频信号的传输品质获得改善。此外，封装基板200可藉由上述差动信号传输结构D的功用进而缩小此对差动信号线212和214的间距，因此封装基板200的体积可更为缩小而仍能维持此对差动信号线212和214的信号传输的品质。在第一实施例中，此对差动信号线212与2本文档来自技高网...

【技术保护点】
一种线路板，其特征在于包括：　　　　多个图案化导电层，相互交错重叠，该些图案化导电层包括一第一图案化导电层与至少一第二图案化导电层，该第一图案化导电层具有至少一对差动信号线，该第二图案化导电层具有至少一非布线区，该对差动信号线在该第二图案化导电层的投影与该非布线区至少部分重叠；以及　　　　多个绝缘层，各该绝缘层配置于相邻该些图案化导电层之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：许志行，
申请(专利权)人：威盛电子股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]