一种用于IGBT驱动的自适应VCE过压保护电路制造技术

本申请提供一种用于IGBT驱动的自适应VCE过压保护电路，包括VCE过压检测模块，根据VCE_SENSE信号生成VCE过压实时状态信号和脉冲指示信号；VCE过压计时模块，根据脉冲指示信号生成最小过压介入时间和最大过压介入时间；自适应模块，根据VCE过压实时状态信号、最小过压介入时间和最大过压介入时间生成第一驱动信号和第二驱动信号，第一驱动信号用于驱动IGBT的开启，第二驱动信号用于驱动IGBT的关闭。本申请提供的一种用于IGBT驱动的自适应VCE过压保护电路可以检测VCE过压时间，并根据VCE过压时间驱动IGBT再开启，从而避免随着VCE过压时间的增长引起VCE过充，造成IGBT进一步损坏。造成IGBT进一步损坏。造成IGBT进一步损坏。

【技术实现步骤摘要】
一种用于IGBT驱动的自适应VCE过压保护电路


[0001]本申请涉及集成电路设计
，尤其涉及一种用于IGBT驱动的自适应VCE过压保护电路。

技术介绍

[0002]VCE(IGBT驱动集电极和发射极压差)钳位电路是常用的IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)过压保护措施，在检测到IGBT过压时，启动VCE钳位电路，先将G端周期性变化的波形的顶部或底部保持在某一确定的直流电平上，然后再下降至零以关闭IGBT，如此可以减小IGBT在过流或短路时候关闭产生的dv/dt(电压变化量相对于时间的微分)，从而降低IGBT因过压而损坏的风险，起到保护IGBT的作用。
[0003]现有的VCE钳位电路只能在发生过压时关闭IGBT，不能重新打开IGBT。然而，参见图1，为IGBT高压时各信号的波形示意图，如果IGBT的电流过大，在IGBT快速关闭后VCE会不断过压，随着VCE过压时间的增长，会在IGBT的集电极产生很大的VCE过充，这个VCE过充如果超过BV(Breakdown Voltage，击穿)电压，则依旧会造成IGBT损坏，导致系统工作不正常。
[0004]因此，在IGBT快速关闭后，需要监控VCE的过压时间来重新打开IGBT泄放电流，使IGBT的VCE电压下降，避免IGBT过压损坏。

技术实现思路

[0005]基于前述的
技术介绍
缺陷，本申请的目的在于提供一种用于IGBT驱动的自适应VCE过压保护电路，以解决现有技术中IGBT过压关闭后不能重新打开，从而随着VCE过压时间的增长引起VCE过充，造成IGBT进一步损坏的技术问题。
[0006]为了实现上述目的，本申请提供了一种用于IGBT驱动的自适应VCE过压保护电路，包括：
[0007]VCE过压检测模块，所述VCE过压检测模块输入VCE_SENSE信号，所述VCE过压检测模块根据所述VCE_SENSE信号生成VCE过压实时状态信号和脉冲指示信号；
[0008]VCE过压计时模块，所述VCE过压计时模块和所述VCE过压检测模块耦接，所述VCE过压计时模块根据所述脉冲指示信号生成最小过压介入时间和最大过压介入时间；
[0009]自适应模块，所述自适应模块分别和所述VCE过压检测模块以及所述VCE过压计时模块耦接，所述自适应模块根据所述VCE过压实时状态信号、所述最小过压介入时间和所述最大过压介入时间生成第一驱动信号和第二驱动信号，所述第一驱动信号用于驱动所述IGBT的开启，所述第二驱动信号用于驱动所述IGBT的关闭。
[0010]进一步的，所述VCE过压检测模块包括第一输入端、第一输出端和第二输出端；所述第一输入端输入所述VCE_SENSE信号，所述第一输出端输出所述VCE过压实时状态信号，所述第二输出端输出所述脉冲指示信号；
[0011]所述VCE过压计时模块包括第二输入端、第三输出端和第四输出端；所述第二输入端与所述第二输出端耦接，所述第三输出端输出所述最小过压介入时间，所述第四输出端
输出所述最大过压介入时间；
[0012]所述自适应模块包括第三输入端、第四输入端、第五输入端、第五输出端和第六输出端；所述第三输入端和所述第一输出端耦接，所述第四输入端和所述第三输出端耦接，所述第五输入端和所述第四输出端耦接，所述第五输出端输出所述第一驱动信号，所述第六输出端输出所述第二驱动信号。
[0013]进一步的，所述VCE过压检测模块包括第一电源、VCE钳位比较器、RS触发器和脉冲信号产生电路；
[0014]所述第一电源用于输出参考电压；
[0015]所述VCE钳位比较器用于在脉宽调制信号的反信号的使能控制下，比较所述VCE_SENSE信号和所述参考电压，并输出第一比较结果；
[0016]所述RS触发器的S输入端和所述VCE钳位比较器耦接，所述RS触发器用于接收所述第一比较结果；所述RS触发器的R输入端输入所述脉宽调制信号的反信号；
[0017]所述脉冲信号产生电路包括第一脉冲输入端和第一脉冲输出端，所述第一脉冲输入端和所述RS触发器的Q输出端耦接，所述第一脉冲输出端作为所述VCE过压检测模块的所述第二输出端。
[0018]进一步的，所述VCE过压计时模块包括第一电流源、第一NMOS晶体管、第三电容、第一施密特触发器、第一反相器、第二电流源、第二NMOS晶体管、第四电容、第二施密特触发器和第二反相器；
[0019]所述第一电流源包括第一电流输入端和第一电流输出端，所述第一电流输入端接外部电路，所述第一电流输出端输出第一偏置电流；
[0020]所述第一NMOS晶体管的栅极和所述第二输入端耦接，所述第一NMOS晶体管的漏极和所述第一电流输出端耦接，所述第一NMOS晶体管的源极接地；
[0021]所述第三电容耦接在所述第一NMOS晶体管的漏极和源极之间；
[0022]所述第一施密特触发器包括第一触发输入端和第一触发输出端，所述第一反相器包括第一反相输入端和第一反相输出端；所述第一触发输入端和所述第一NMOS晶体管的漏极耦接，所述第一触发输出端和所述第一反相输入端耦接，所述第一反相输出端作为所述第三输出端；所述第一电流源、所述第三电容、所述第一施密特触发器和所述第一反相器用于根据所述第一NMOS晶体管的导通情况输出所述最大过压介入时间；
[0023]所述第二电流源包括第二电流输入端和第二电流输出端，所述第二电流输入端接外部电路，所述第二电流输出端输出第二偏置电流；
[0024]所述第二NMOS晶体管的栅极和所述第二输入端耦接，所述第二NMOS晶体管的漏极和所述第二电流输出端耦接，所述第二NMOS晶体管的源极接地；
[0025]所述第四电容耦接在所述第二NMOS晶体管的漏极和源极之间；
[0026]所述第二施密特触发器包括第二触发输入端和第二触发输出端，所述第二反相器包括第二反相输入端和第二反相输出端；所述第二触发输入端和所述第二NMOS晶体管的漏极耦接，所述第二触发输出端和所述第二反相输入端耦接，所述第二反相输出端作为所述第四输出端；所述第二电流源、所述第四电容、所述第二施密特触发器和所述第二反相器用于根据所述第二NMOS晶体管的导通情况输出所述最小过压介入时间。
[0027]进一步的，所述自适应模块包括第一或门、第一与门、第三反相器、第二或门、电平
转换器和软关断电路；
[0028]所述第一或门包括第一或门输入端、第二或门输入端和第一或门输出端，所述第一或门输入端作为所述第三输入端，所述第二或门输入端所述第四输入端，所述第一或门输出端输出第一或门信号；
[0029]所述第一与门包括第一与门输入端、第二与门输入端和第一与门输出端，所述第一与门输入端和所述第一或门输出端耦接，所述第二与门输入端作为所述第五输入端，所述第一与门输出端输出VCE CLAMP control脉冲信号；
[0030]所述第三反相器包括第三反相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于IGBT驱动的自适应VCE过压保护电路，其特征在于，包括：VCE过压检测模块，所述VCE过压检测模块输入VCE_SENSE信号，所述VCE过压检测模块根据所述VCE_SENSE信号生成VCE过压实时状态信号和脉冲指示信号；VCE过压计时模块，所述VCE过压计时模块和所述VCE过压检测模块耦接，所述VCE过压计时模块根据所述脉冲指示信号生成最小过压介入时间和最大过压介入时间；自适应模块，所述自适应模块分别和所述VCE过压检测模块以及所述VCE过压计时模块耦接，所述自适应模块根据所述VCE过压实时状态信号、所述最小过压介入时间和所述最大过压介入时间生成第一驱动信号和第二驱动信号，所述第一驱动信号用于驱动所述IGBT的开启，所述第二驱动信号用于驱动所述IGBT的关闭。2.如权利要求1所述的一种用于IGBT驱动的自适应VCE过压保护电路，其特征在于，所述VCE过压检测模块包括第一输入端、第一输出端和第二输出端；所述第一输入端输入所述VCE_SENSE信号，所述第一输出端输出所述VCE过压实时状态信号，所述第二输出端输出所述脉冲指示信号；所述VCE过压计时模块包括第二输入端、第三输出端和第四输出端；所述第二输入端与所述第二输出端耦接，所述第三输出端输出所述最小过压介入时间，所述第四输出端输出所述最大过压介入时间；所述自适应模块包括第三输入端、第四输入端、第五输入端、第五输出端和第六输出端；所述第三输入端和所述第一输出端耦接，所述第四输入端和所述第三输出端耦接，所述第五输入端和所述第四输出端耦接，所述第五输出端输出所述第一驱动信号，所述第六输出端输出所述第二驱动信号。3.如权利要求2所述的一种用于IGBT驱动的自适应VCE过压保护电路，其特征在于，所述VCE过压检测模块包括第一电源、VCE钳位比较器、RS触发器和脉冲信号产生电路；所述第一电源用于输出参考电压；所述VCE钳位比较器用于在脉宽调制信号的反信号的使能控制下，比较所述VCE_SENSE信号和所述参考电压，并输出第一比较结果；所述RS触发器的S输入端和所述VCE钳位比较器耦接，所述RS触发器用于接收所述第一比较结果；所述RS触发器的R输入端输入所述脉宽调制信号的反信号；所述脉冲信号产生电路包括第一脉冲输入端和第一脉冲输出端，所述第一脉冲输入端和所述RS触发器的Q输出端耦接，所述第一脉冲输出端作为所述VCE过压检测模块的所述第二输出端。4.如权利要求2所述的一种用于IGBT驱动的自适应VCE过压保护电路，其特征在于，所述VCE过压计时模块包括第一电流源、第一NMOS晶体管、第三电容、第一施密特触发器、第一反相器、第二电流源、第二NMOS晶体管、第四电容、第二施密特触发器和第二反相器；所述第一电流源包括第一电流输入端和第一电流输出端，所述第一电流输入端接外部电路，所述第一电流输出端输出第一偏置电流；所述第一NMOS晶体管的栅极和所述第二输入端耦接，所述第一NMOS晶体管的漏极和所述第一电流输出端耦接，所述第一NMOS晶体管的源极接地；所述第三电容耦接在所述第一NMOS晶体管NM0的漏极和源极之间；所述第一施密特触发器包括第一触发输入端和第一触发输出端，所述第一反相器包括
第一反相输入端和第一反相输出端；所述第一触发输入端和所述第一NMOS晶体管的漏极耦接，所述第一触发输出端和所述第一反相输入端耦接，所述第一反相输出端作为所述第三输出端；所述第一电流源、所述第三电容、所述第一施密特触发器和所述第一反相器用于根据所述第一NMOS晶体管的导通情况输出所述最大过压介入时间；所述第二电流源包括第二电流输入端和第二电流输出端，所述第二电流输入端接外部电路，所述第二电流输出端输出第二偏置电流；所述第二NMOS晶体管的栅极和所述第二输入端耦接，所述第二NMOS晶体管的漏极和所述第二电流输出端耦接，所述第二NMOS晶体管的源极接地；所述第四电容耦接在所述第二NMOS晶体管的漏极和源极之间；所述第二施密特触发器包括第二触发输入端和第二触发输出端，所述第二反相器包括第二反相输入端和第二反相输出端；所述第二触发输入端和所述第二NMOS晶体管的漏极耦接，所述第二触发输出端和所述第二反相输入端耦接，所述第二反相输出端作为所述第四输出端；所述第二电流源、所述第四电容、所述第二施密...

【专利技术属性】
技术研发人员：陈文凯，林涛，许明明，
申请(专利权)人：苏州纳芯微电子股份有限公司，
类型：发明
国别省市：