System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及数据传输,尤其涉及一种接收器电路及具有其的总线收发器。
技术介绍
1、现有技术中,特别是can(controller area network,控制器域网)总线网络中,为了顺应协议要求或保证数据传输的稳定性,通常会形成差分电压信号作为输出。接收器或包含有接收器的信号收发器,在受到差分电压信号时,为了适应接收器阈值电压,通常需要在进行运算、比较之前,在电路中插入一个偏置电压来抬高电压水平,如此使得用于运算、比较的电路能够输出恰当接收信号。
2、现有技术中通常在进行运算、比较之前,独立设置基准电流和基准电阻,通过欧姆定律来配置偏置电压的输出,但基准电流的精度难以把控,基准电阻存在较大的工艺误差,使得接收器电路整体的精度受到损失。同时,基于欧姆定律产生的偏置电压对比较器具有较高要求,导致接收器电路的普遍适用性较差。
技术实现思路
1、本专利技术的目的之一在于提供一种接收器电路,以解决现有技术中接收器电路由于其中偏置电压精度有限导致整体精度较低,且无法适应于多种运算电路配置的技术问题。
2、本专利技术的目的之一在于提供一种总线收发器。
3、为实现上述专利技术目的之一,本专利技术一实施方式提供一种接收器电路,包括:信号处理电路,用于根据差分输入信号输出接收信号,包括连接至差分输入信号的第一信号支路和第二信号支路;偏置发生电路,用于根据芯片基准电压产生并输出偏置电流;所述偏置发生电路的输出端连接至所述第一信号支路和所述第二信号支路至少其中之一。
4、作为本专利技术一实施方式的进一步改进,所述第一信号支路包括相互串联的第一电阻和第三电阻,所述偏置发生电路的输出端连接至所述第一电阻和所述第三电阻之间形成第一节点。
5、作为本专利技术一实施方式的进一步改进,所述信号处理电路还包括第一运算放大器,所述第一运算放大器的反相输入端连接至所述第一节点。
6、作为本专利技术一实施方式的进一步改进,所述偏置电流配置为,由所述第一节点流向所述偏置发生电路。
7、作为本专利技术一实施方式的进一步改进,所述第二信号支路包括相互串联的第二电阻和第四电阻,所述偏置发生电路的输出端连接至所述第二电阻和所述第四电阻之间形成第二节点。
8、作为本专利技术一实施方式的进一步改进,所述信号处理电路还包括第一运算放大器,所述第一运算放大器的正相输入端连接至所述第二节点。
9、作为本专利技术一实施方式的进一步改进,所述偏置电流配置为,由所述偏置发生电路流向所述第二节点。
10、作为本专利技术一实施方式的进一步改进,所述偏置发生电路包括相互连接的恒流电路和电流镜电路,所述恒流电路用于根据所述芯片基准电压产生所述偏置电流,所述电流镜电路用于调整并输出所述偏置电流。
11、作为本专利技术一实施方式的进一步改进,所述恒流电路包括第二运算放大器、第一晶体管和参考电阻;所述第二运算放大器的正相输入端连接所述芯片基准电压、反相输入端连接所述第一晶体管的漏极,且输出端连接所述第一晶体管的栅极;所述第一晶体管的源极连接供电电平;所述参考电阻串接在所述第一晶体管的漏极和地电平之间。
12、作为本专利技术一实施方式的进一步改进,所述电流镜电路包括第一镜像电路;所述恒流电路包括第二运算放大器和第一晶体管,所述第一镜像电路包括所述第一晶体管和第二晶体管;所述第二运算放大器的正相输入端连接所述芯片基准电压、反相输入端连接所述第一晶体管的漏极,且输出端连接所述第一晶体管的栅极和所述第二晶体管的栅极;所述第一晶体管的漏极接地,且源极连接供电电平;所述第二晶体管的漏极连接至所述信号处理电路,且源极连接所述供电电平。
13、作为本专利技术一实施方式的进一步改进,所述偏置发生电路通过所述第二晶体管的漏极连接所述第二信号支路。
14、作为本专利技术一实施方式的进一步改进,所述电流镜电路还包括设置于所述第一镜像电路和所述信号处理电路之间的第二镜像电路,所述偏置发生电路连接至所述第一信号支路。
15、作为本专利技术一实施方式的进一步改进,所述第二镜像电路包括第三晶体管和第四晶体管;所述第三晶体管的漏极连接所述第二晶体管的漏极和所述第三晶体管的栅极、栅极连接所述第四晶体管的栅极,且源极接地;所述第四晶体管的漏极连接所述第二信号支路,且源极接地。
16、作为本专利技术一实施方式的进一步改进,所述第一信号支路和所述第二信号支路相互并联,且通过共模电压源连接至地电平。
17、为实现上述专利技术目的之一,本专利技术一实施方式提供一种总线收发器,包括上述任一种技术方案所述的接收器电路。
18、与现有技术相比,本专利技术提供的接收器电路,通过设置偏置发生电路,以芯片基准电压为依据产生偏置输出,能够避免因电流源和电阻的工艺偏差导致电路整体精度较差的缺陷;将偏置配置为电流,直接加在两条信号支路上,利用电流来适应电压阈值,具有较高的稳定性和精度,便于应用版图匹配规则,且排除了诸如比较器选型等运算电路配置的限制。
本文档来自技高网...【技术保护点】
1.一种接收器电路,其特征在于,包括:
2.根据权利要求1所述的接收器电路,其特征在于,所述第一信号支路包括相互串联的第一电阻和第三电阻,所述偏置发生电路的输出端连接至所述第一电阻和所述第三电阻之间形成第一节点。
3.根据权利要求2所述的接收器电路,其特征在于,所述信号处理电路还包括第一运算放大器,所述第一运算放大器的反相输入端连接至所述第一节点。
4.根据权利要求2所述的接收器电路,其特征在于,所述偏置电流配置为,由所述第一节点流向所述偏置发生电路。
5.根据权利要求1所述的接收器电路,其特征在于,所述第二信号支路包括相互串联的第二电阻和第四电阻,所述偏置发生电路的输出端连接至所述第二电阻和所述第四电阻之间形成第二节点。
6.根据权利要求5所述的接收器电路,其特征在于,所述信号处理电路还包括第一运算放大器,所述第一运算放大器的正相输入端连接至所述第二节点。
7.根据权利要求5所述的接收器电路,其特征在于,所述偏置电流配置为,由所述偏置发生电路流向所述第二节点。
8.根据权利要求1所述的接收器电路
9.根据权利要求8所述的接收器电路,其特征在于,所述恒流电路包括第二运算放大器、第一晶体管和参考电阻;所述第二运算放大器的正相输入端连接所述芯片基准电压、反相输入端连接所述第一晶体管的漏极,且输出端连接所述第一晶体管的栅极;所述第一晶体管的源极连接供电电平;所述参考电阻串接在所述第一晶体管的漏极和地电平之间。
10.根据权利要求8所述的接收器电路,其特征在于,所述电流镜电路包括第一镜像电路;所述恒流电路包括第二运算放大器和第一晶体管,所述第一镜像电路包括所述第一晶体管和第二晶体管;
11.根据权利要求10所述的接收器电路,其特征在于,所述偏置发生电路通过所述第二晶体管的漏极连接所述第二信号支路。
12.根据权利要求10所述的接收器电路,其特征在于,所述电流镜电路还包括设置于所述第一镜像电路和所述信号处理电路之间的第二镜像电路,所述偏置发生电路连接至所述第一信号支路。
13.根据权利要求12所述的接收器电路,其特征在于,所述第二镜像电路包括第三晶体管和第四晶体管;
14.根据权利要求1所述的接收器电路,其特征在于,所述第一信号支路和所述第二信号支路相互并联,且通过共模电压源连接至地电平。
15.一种总线收发器,其特征在于,包括权利要求1-14任一项所述的接收器电路。
...【技术特征摘要】
1.一种接收器电路,其特征在于,包括:
2.根据权利要求1所述的接收器电路,其特征在于,所述第一信号支路包括相互串联的第一电阻和第三电阻,所述偏置发生电路的输出端连接至所述第一电阻和所述第三电阻之间形成第一节点。
3.根据权利要求2所述的接收器电路,其特征在于,所述信号处理电路还包括第一运算放大器,所述第一运算放大器的反相输入端连接至所述第一节点。
4.根据权利要求2所述的接收器电路,其特征在于,所述偏置电流配置为,由所述第一节点流向所述偏置发生电路。
5.根据权利要求1所述的接收器电路,其特征在于,所述第二信号支路包括相互串联的第二电阻和第四电阻,所述偏置发生电路的输出端连接至所述第二电阻和所述第四电阻之间形成第二节点。
6.根据权利要求5所述的接收器电路,其特征在于,所述信号处理电路还包括第一运算放大器,所述第一运算放大器的正相输入端连接至所述第二节点。
7.根据权利要求5所述的接收器电路,其特征在于,所述偏置电流配置为,由所述偏置发生电路流向所述第二节点。
8.根据权利要求1所述的接收器电路,其特征在于,所述偏置发生电路包括相互连接的恒流电路和电流镜电路,所述恒流电路用于根据所述芯片基准电压产生所述偏置电流,所述电流镜电路用于调整并输出所述偏置电流。
【专利技术属性】
技术研发人员:刘宾杰,孙园杰,王伟,陈奇辉,马绍宇,
申请(专利权)人:苏州纳芯微电子股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。