用于在挠性基底材料上制备电阻器的技术制造技术

一种用于在挠性衬底（１０）（２８）上制备电阻器的技术。具体地，至少部分聚酰亚胺衬底（１０）（２８）通过暴露于离子溅射刻蚀技术而活化。在衬底（１０）（２８）的活化区域（１２）（３４）上沉积金属层（１４）（３６），由此导致形成高电阻金属碳化物区域（１６）（３８）。在金属碳化物区域（１６）（３８）上沉积互连层（１８，２０）（４０，４２）并将其图案化来在金属碳化物区域（１６）（３８）相对端形成端子（２４，２６）（４４，４６）。将金属碳化物区域（１６）（３８）图案化形成在端子之间的电阻器。或者，仅仅活化聚酰亚胺衬底（１０）（２８）的选择区域。选择区域形成在其中形成金属碳化物区域（１６）（３８）的区域。在金属碳化物区域（１６）（３８）上设置互连层（１８，２０）（４０，４２）并将其图案化来在金属碳化物区域（１６）（３８）相对端形成端子（２４，２６）（４４，４６）。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般地涉及电阻器的制备，更具体地，本专利技术涉及在挠性基底材料上形成的高电阻结构以及用于制备这种结构的技术。
技术介绍
许多的商业应用采用了易受静电放电影响的半导体器件。半导体发光二极管(LED)就是这样的一种器件。LED是半导体芯片，它被封装起来响应所施加的电压或电流以发射辐射。这些LED被用在许多商业应用中，比如汽车、显示、安全/危机以及定向区域发光。可以使用任何发射可见光、紫外或红外辐射的材料来制备LED。因此，LED器件可以包括具有半导体层p-n结且能够发射所希望的辐射的材料。例如，LED器件可以使用任何合乎要求的半导体化合物层制备III-V半导体化合物层，比如GaAs、GaAlAs、GaN、InGaN、GaP等；II-VI半导体化合物层，比如ZnSe、ZnSSe、CdTe等；或IV-IV半导体化合物层，比如SiC。此外，LED器件也可以包括其他层，比如包覆层、波导层和接触层。目前，半导体器件(比如，LED)可以制备在挠性基底材料(比如，聚酰亚胺)上来提供挠性器件阵列，以与各种不同形状相适应从而用在各种产品中。例如，LED阵列可以制备在挠性基底材料上以用于发光产品中，比如圆形灯泡、漫射灯、柱状闪光灯等。但是，半导体器件(比如，GaN基LED)例如对静电放电敏感，因为它们制备在绝缘蓝宝石衬底上。因此，除了通过LED外，就没有明确地用于静电放电的放电路径。通过LED静电放电可能对LED产生严重的损害，使器件的p-n结性能降低。所以，创建另外的静电放电路径将是有利的。一种减少半导体器件(比如，LED)静电损害可能性的机制是结合高阻值泄漏电阻(bleed resistor)来为电荷消散提供一放电路径。但是，对于在挠性基底材料上制备的半导体器件而言，制备电阻可能会带来某些挑战。通常，难于在挠性基底材料(比如，聚酰亚胺)上制备小型的高阻值(范围为100k欧姆-1M欧姆)的薄膜电阻。通常使用的电阻薄膜，比如氮化钽(TaN2)、铬化镍(NiCr)以及硅化铬(CrSi)的薄层电阻值的范围是100-300欧姆/平方米。对于这些值，在100k欧姆-1M欧姆范围内的电阻一般以蛇形结构图案化，这可以覆盖非常大的面积。对于制备在挠性基底材料上的半导体器件，用来制备高电阻的薄膜电阻器的大型蛇形结构可能并不可行。此外，处理挠性基底材料(比如，聚酰亚胺薄膜)一般需要相对低的温度(＜200℃)，以使得该薄膜能够保持结构的整体性。处理挠性基底材料所需的低温排除了使用许多通常用在半导体器件中制备高阻值电阻的材料，因为这些材料需要大于200℃的处理温度。
技术实现思路
根据本专利技术的一个方面，提供了一种制备电阻器的方法，该方法包括如下步骤活化挠性衬底表面上的区域，由此形成活化区域；在活化区域中形成电阻层；在至少部分电阻层上沉积一层或多层互连层；以及图案化一层或多层互连层来形成电阻器的端子。根据本专利技术的另一个方面，提供了一种制备电阻器的方法，该方法包括如下步骤活化挠性衬底的表面，由此形成活化层；在活化层的表面上沉积第一金属层，由此在该活化层中产生反应从而形成电阻层；在第一金属层上沉积一个或多个互连层；将一个或多个互连层中每一个和第一金属层刻蚀直到电阻层，由此形成端子；以及将电阻层图案化来形成耦合于端子之间的电阻器。根据本专利技术的另一个方面，提供了一种制备电阻器的方法，该方法包括如下步骤在挠性衬底的表面上沉积掩模层；在掩模层中形成开口，由此通过开口显露部分挠性衬底；活化挠性衬底暴露的部分，由此形成活化区域；从挠性衬底的表面去除掩模层；在挠性衬底表面上沉积一层或多层互连层；以及图案化一层或多层互连层来形成相互通过活化区域相互电耦合的独立的端子。根据本专利技术的另一个方面，提供了一种器件，该器件包括挠性衬底，在挠性衬底上形成的并且具有第一端和第二端的电阻区域，以及耦合到第一端和第二端中每一个的导电端子。根据本专利技术的另一个方面，提供了一种器件，该器件包括具有第一侧和第二侧的挠性衬底、耦合到挠性衬底第一侧并电耦合到挠性衬底第二侧的接触区域的发光二极管(LED)、和形成在挠性衬底第二侧上的电阻器，其中电阻器电耦合在每个接触区域之间。附图说明图1-6A图示了根据本专利技术的用于制备电阻器的第一示范性技术的横截面视图；图7-12A图示了根据本专利技术的用于制备电阻器的第二示范性技术的横截面视图；图13图示了示范性发光二极管(LED)管芯阵列的横截面示意图；及图14图示了图13所示的LED管芯阵列结合有根据本技术的电阻器的背面视图。具体实施例方式现在，将参考图1-6A，对在挠性基底材料上制备高阻值电阻器(范围为100k欧姆-1M欧姆)的第一示范性技术进行说明。图1图示了将在其上制备电阻器的挠性衬底材料10。挠性衬底10具有0.5-3密耳的厚度，并包括可以被弯曲为期望形状的挠性塑料片。能够弯曲或弯折的挠性衬底被定义为由标准抗弯强度方法测试、在23摄氏度下弹性模量不超过10,000PSI的薄膜或组合物。挠性衬底材料10是电绝缘材料，优选地包括其上可粘附导电材料的聚合物薄膜。挠性衬底材料10包括在处理期间使尺寸变化最小的弹性模量、热膨胀系数及湿膨胀系数。为了保持挠性，挠性衬底材料10的厚度可以最小化。但是，衬底材料10也具有足够的刚性(由于厚度或材料组成)以支撑金属化层并在随后所有的处理步骤中保持尺寸稳定。挠性衬底10一般包括多种聚酰亚胺基材料中的任何一种。例如，挠性衬底材料10可以包括由E.I.DuPont De Nemours & Co.成卷提供的Kapton聚酰亚胺片，由Kanegafuchi Chem.Indus.Co.提供的Apical聚酰亚胺片，或由UBE Indus.Inc.提供的Upilex聚酰亚胺片。尽管本技术一般地涉及在挠性基底材料(比如，聚酰亚胺)上制备电阻器，但是这里描述的示范性技术也可以在具有聚酰亚胺基顶层的刚性更大的衬底上实施。开始，挠性衬底10被放置在真空腔中，在其中可以实施物理气相沉积(PVD)技术来活化挠性衬底10。通过活化挠性衬底10的表面，使其更具活性，从而可以更加容易地形成碳键，如下面进一步说明的那样。为了实施PVD工艺，将挠性衬底10放置腔中的衬底载体上，将比如氩气(Ar)的气体导入腔中。为了减少腔中的污染物并在挠性衬底10表面上提供清洁效果，可以对衬底载体施加小的负偏压(电荷)。结合电偏压，可以使用射频(RF)溅射来有利地刻蚀和清洁挠性衬底10暴露的表面。氩气(Ar)被导入真空腔中并电离为正电荷，通过将衬底载体偏置为与该氩气不同的场电势，使氩原子直接撞击挠性衬底10暴露的表面来实现刻蚀和清洁。从挠性衬底10表面上去除污染物改善了暴露的挠性衬底10区域与随后设置在其上的材料之间的电接触，并且改善了对挠性衬底10表面的粘附性。除了去除表面杂质之外，氩(Ar)离子对挠性衬底10表面的离子轰击还导致亚胺羰基的优先断键并形成石墨状碳，于是“活化”了挠性衬底10的表面由此使得它能够接受与所导入的其他材料形成碳化物键合。图2示出了氩(Ar)离子对挠性衬底10表面的轰击。如前所述，离子轰击去除了表面杂质，并且活化了挠性衬底10的表面。通过活化挠性衬底10的表面，在挠性衬底10的表面上形成了活化区域12。如下所述本文档来自技高网...

【技术保护点】
一种制备电阻器的方法，所述方法包括如下步骤：活化挠性衬底（１０）（２８）表面上的区域，由此形成活化区域（１２）（３４）；在所述活化区域（１２）（３４）中形成电阻层（１６）（３８）；在所述电阻层（１６）（３８）的至少一部分上沉积一层或多层互连层（１８，２０）（４０，４２）；以及图案化所述一层或多层互连层（１８，２０）（４０，４２）来形成电阻器的端子（２４，２６）（４４，４６）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：凯文M杜罗彻，理查德J塞亚，维克拉姆B克里什纳默西，
申请(专利权)人：通用电气公司，
类型：发明
国别省市：US[美国]