光罩的制造方法及光罩技术

本发明专利技术公开了一种光罩的制造方法，其首先确定光罩基板的主图形区，并在主图形区周围确定光罩基板上的辅图形区；然后利用OPC模型，对主图形区和辅图形区的图形做光强仿真，确保辅图形区的图形在集成电路制造工艺中不会在硅片上的光刻胶上曝出，并确保主图形区的图形在集成电路制造工艺中能在硅片上的光刻胶上曝出；再筛选出一组辅图形参数，通过光罩制备刻蚀工艺，在光罩基板上形成主图形区的图形，并按所述辅图形参数在光罩基板上形成辅图形区的图形。本发明专利技术还公开了一种光罩。本发明专利技术更有效率的改善光罩主图形区的不同位置的图形的关键尺寸均匀性。关键尺寸均匀性。关键尺寸均匀性。

【技术实现步骤摘要】
光罩的制造方法及光罩


[0001]本专利技术涉及半导体制造技术，特别是涉及一种光罩(Photomask，又称掩膜版)的制造方法及光罩。

技术介绍

[0002]光罩上的主图形区的图形是用于转移到硅片的。专利技术人发现，当光罩上的无图形区面积较大(无图形区的长度及宽度均超过主图形区的图形的关键尺寸X的20倍)时，在经过激光束(电子束)曝光、刻蚀形成光罩上的图形时，会使邻接无图形区的主图形区的图形的尺寸会变大，导致光罩的主图形区的不同位置的图形的关键尺寸均匀性较差。
[0003]在先进集成电路制备工艺所需求的高等级光罩制备工艺过程中，由于先进集成电路制备工艺下光刻图形的关键尺寸小，对应高等级光罩制备工艺所制作出的光罩上的需要转移到硅片上的光刻胶上的图形所允许的关键尺寸变化量(CD spec)也会相应减小。在集成电路制备过程中，随着技术节点的降低(关键尺寸变小)，当图形尺寸小到接近光刻能力极限时，对光罩的制备工艺也提出了很大的挑战，光罩不同位置的图形关键尺寸均匀性作为衡量光罩质量的标准之一，显得尤为重要。
[0004]通常，是通过优化光罩制备刻蚀工艺，来提高光罩主图形区的不同位置的图形的关键尺寸均匀性。但是，单纯依靠光罩厂商调试光罩制备刻蚀工艺，无法快速有效地解决光罩因存在大面积无图形区的导致的负载(Loading)差异，难以快速有效解决光罩的主图形区不同位置图形均匀性较差的技术问题。
[0005]刻蚀负载效应(Etch Loading Effect)，是局部刻蚀气体的消耗大于供给引起的刻蚀速率下降或分布不均的效应。负载效应(loading effect)可以分为3种：宏观负载效应(macroloading)、微观负载效应(microloading)以及与刻蚀深宽比相关的负载效应(aspect ratio dependent etching，ARDE)。所谓宏观负载效应，是因刻蚀总面积的增加而导致的整体刻蚀速率下降，当刻蚀面积仅占样品总体面积1％的情况字下，硅刻蚀最高达到50μm/min；而当刻蚀面积占样品总体面积20％时，最高刻蚀速率只能达到30μm/min，这使刻蚀速率的控制变得十分困难，因为同样的刻蚀工艺参数对不同设计图形可能会得到不同的刻蚀深度。所谓微观负载效应，是指在同一设计图案内图形密度的不同导致刻蚀速率的不同，在图形密集的区域反应离子的有效成分消耗得快，造成供给失衡，刻蚀速率下降，结果是图形密集区域刻蚀深度小于图形稀疏区域，造成样品整体刻蚀深度的不均匀分布，如图1所示。与刻蚀深宽比相关的负载效应(ARDE)主要表现在同一衬底上不同尺寸的图形刻蚀深度不同，宽的图形刻蚀深，窄的图形刻蚀浅，这是因为高深宽比结构随着刻蚀深度的增加，刻蚀表面的有效反应成分的更新越来越困难，为了使刻蚀顺利进行，刻蚀生成的挥发成分必须从深槽或深孔中被排出，并使充足的有效反应成分进入深槽或深孔以补充消耗掉的部分，所以与刻蚀深宽比相关的负载效应还被称为RIE滞后效应(RIE lag)或孔径效应(aperture effect)。还有一些其他机理被用来解释ARDE现象。均匀性的一些问题是因为刻蚀速率和刻蚀剖面与图形尺寸和密度有关而产生的。刻蚀速率在小窗口图形中比较慢，甚
至在具有高深宽比的小尺寸图形刻蚀居然停止。为了提高均匀性，必须把硅片表面的ARDE效应减至最小。负载效应可以用下面的公式来描述：其中，R0是空腔刻蚀速率，A是待刻蚀薄膜暴露的面积，k是一个常数，通常可以通过固定反应器压力和提高刻蚀气体的流量来减少k值。
[0006]在研发阶段，在光罩厂商制备一块高质量的小尺寸特殊图形光罩之前，是需要不断地调试光罩制备工艺和MPC(Model Predictive Control，模型预测控制)模型的，那么这就需要光学邻近校正(OPC)参与评估和验证光罩质量，直至完善光罩的制备工艺，进而提高硅片(wafer)上的关键尺寸的均匀性(CD uniformity).

技术实现思路

[0007]本专利技术要解决的技术问题是，更有效率的改善光罩主图形区的不同位置的图形的关键尺寸均匀性。
[0008]为解决上述技术问题，本专利技术提供的光罩的制造方法，其包括以下步骤：
[0009]一.确定光罩基板的主图形区，并在主图形区周围确定光罩基板上的辅图形区；
[0010]二.利用OPC模型，对主图形区和辅图形区的图形做光强仿真，确保辅图形区的图形在集成电路制造工艺中不会在硅片上的光刻胶上曝出，并确保主图形区的图形在集成电路制造工艺中能在硅片上的光刻胶上曝出；
[0011]三.筛选出一组辅图形参数；
[0012]四.通过光罩制备刻蚀工艺，在光罩基板上形成主图形区的图形，并按所述辅图形参数在光罩基板上形成辅图形区的图形。
[0013]较佳的，步骤三中，按照使在光罩基板的主图形区形成的主图形最安全的原则，筛选出一组辅图形参数。
[0014]较佳的，步骤三中，对于负显影工艺中图形区为暗色调的情况，在光强能使光罩基板的主图形区的主图形正常形成并且Lh
‑
Ls最大时，在光罩基板的主图形区形成的主图形最安全，Lh为光刻胶曝光所需要的光强临界值，Ls为照射到光罩基板的辅图形区的光强。
[0015]较佳的，步骤四中，优化OPC程序,然后通过光罩制备刻蚀工艺，在光罩基板上形成主图形区的图形，并按所述辅图形参数在光罩基板上形成辅图形区的图形。
[0016]较佳的，该组辅图像参数包括辅图形区的线条图形的长度、线条图形的宽度、线条图形的长度方向间距、线条图形的宽度方向间距。
[0017]较佳的，所述辅图形区的线条图形方向垂直于所述主图形区的线条图形方向。
[0018]较佳的，所述辅图形区的关键尺寸小于所述主图形区的关键尺寸的1/3。
[0019]较佳的，所述辅图形区为矩形，其长度及宽度均超过主图形区的图形的关键尺寸X的20倍。
[0020]较佳的，所述辅图形区同所述主图形区的间距为主图形区的图形的关键尺寸X的5～10倍。
[0021]较佳的，所述主图形区的关键尺寸为35nm～80nm；
[0022]所述辅图形区的关键尺寸为10nm～20nm；
[0023]所述辅图形区同所述主图形区的间距为180nm～300nm。
[0024]较佳的，所述辅图形区的线条图形的长*宽为10nm*150nm、15nm*300nm或20nm*150nm。
[0025]一种所述制造方法所制造的光罩，所述光罩包括主图形区及辅图形区；
[0026]所述辅图形区分布在所述主图形区周围；
[0027]所述辅图形区的图形的关键尺寸小于所述主图形区的图形的关键尺寸；
[0028]所述主图形区的图形在集成电路制造工艺中能够转移到硅片上的光刻胶上；
[0029]所述辅图形区的图形在集成电路制造工艺中不能够转移到硅片上的光刻胶上。
[0030]较佳的，所述辅图形区的关键尺寸小于所述主图形区的关键尺寸的1/3。
[0031]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光罩的制造方法，其特征在于，其包括以下步骤：一.确定光罩基板的主图形区，并在主图形区周围确定光罩基板上的辅图形区；二.利用OPC模型，对主图形区和辅图形区的图形做光强仿真，确保辅图形区的图形在集成电路制造工艺中不会在硅片上的光刻胶上曝出，并确保主图形区的图形在集成电路制造工艺中能在硅片上的光刻胶上曝出；三.筛选出一组辅图形参数；四.通过光罩制备刻蚀工艺，在光罩基板上形成主图形区的图形，并按所述辅图形参数在光罩基板上形成辅图形区的图形。2.根据权利要求1所述的光罩的制造方法，其特征在于，步骤三中，按照使在光罩基板的主图形区形成的主图形最安全的原则，筛选出一组辅图形参数。3.根据权利要求2所述的光罩的制造方法，其特征在于，步骤三中，对于负显影工艺中图形区为暗色调的情况，在光强能使光罩基板的主图形区的主图形正常形成并且Lh
‑
Ls最大时，在光罩基板的主图形区形成的主图形最安全，Lh为光刻胶曝光所需要的光强临界值，Ls为照射到光罩基板的辅图形区的光强。4.根据权利要求1所述的光罩的制造方法，其特征在于，步骤四中，优化OPC程序,然后通过光罩制备刻蚀工艺，在光罩基板上形成主图形区的图形，并按所述辅图形参数在光罩基板上形成辅图形区的图形。5.根据权利要求1所述的光罩的制造方法，其特征在于，该组辅图像参数包括辅图形区的线条图形的长度、线条图形的宽度、线条图形的长度方向间距、线条图形的宽度方向间距。6.根据权利要求1所述的光罩的制造方法，其特征在于，所述辅图形区的线条图形方向垂直于所述主图形区的线条图形方向。7.根据权利要求1所述的光罩的制造方法，其特征在于，所述辅图形区的关键尺寸小于所述主图形区的关键尺寸的1/3。8.根据权利要求1所述的光罩的制造方法，其特征在于，所述辅图形区为矩形，其长度及宽度均超过主图形区的图形的关键尺寸X...

【专利技术属性】
技术研发人员：刘娟，于世瑞，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：