多层电路板的层间配置结构制造技术

一种多层电路板的层间配置结构，其特征在于，它包括： 一顶端信号层，包括数个电源平面与数个信号布局区； 一参考电位层，位于该顶端信号层的下方，该参考电位层与一参考电位电性耦合，其中该顶端信号层所包括的该信号布局区是参考至该参考电位层； 电源层，位于该参考电位层的下方，该电源层包括数个电源平面与数个参考电位区；及 底部信号层，位于该电源层的下方，该底部信号层包括数个电源平面与数个信号布局区，其中该底部信号层所包括的该信号布局区是参考至该电源层所包括的该参考电位区。（*该技术在2012年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种多层电路板的层间配置结构，尤指一种在电源层中切割出参考接地区，以便焊接层的信号布局区，也可参考至与焊接层相邻的电源层上的参考接地区，进而使焊接层的信号线传输品质得以与组件层相同的电路板层间配置结构。附图说明图1描绘常见多层电路层间板配置结构的示意图，其中的主机板、电路板都以四层堆栈结构为例来做说明，而电路板以及集成电路组件164是承载于主机板的上，电路板也各自承载一集成电路组件64A与64B。主机板的堆栈结构62由上至下分别为组件层65、接地层66、一电源层67、以及一焊接层68，组件层65另包括许多组件(例如集成电路组件164)、以及与该组件产生电连接的信号线布局，而焊接层68则位于主机板堆栈结构62的最下层，部分信号线也被布局在此。同样地，电路板的四层堆栈结构63A，由上至下分别包括组件层165A、接地层166A、电源层167A、以及焊接层168A，而电路板的四层堆栈结构63B则由上至下分别包括组件层165B、接地层166B、电源层167B、以及焊接层168B。此外，当集成电路组件64A与64B需进行信号传输，例如由集成电路组件64A传送信号至集成电路组件64B时，可先将信号送往电路板63A的组件层165A；随后经由贯通组件层165A、接地层166A、电源层167A以及焊接层168A的导通孔(Via)69A以与主机板堆栈结构62中的组件层65相连；接着经由组件层65，再通过贯通组件层165B、接地层166B、电源层167B以及焊接层168B的导通孔69B，用于将由集成电路组件64A而来的信号传送至电路板堆栈结构中63B的组件层165B后，最后再传送至集成电路组件64B作处理。如上所述，在现有技术中是将电源层进一步切割为数个电源平面，作为提供不同工作电压以供电路组件执行操作的用，而常见电源层的切割情形可如图2的所示，其包括数个电源平面11、12、13、14、15与16，而且电源平面11、12、13、14、15、16之间是被隔离线21隔开以防互相干扰；此外，电源层10中的各个电源平面11、12、13、14、15、16分别包括数个导通孔22，用于导通至组件层165A以及焊接层168A，以提供工作电压予布局在组件层165A以及焊接层168A上组件。由于与电路板63A电连接的组件所需的工作电压可能不同，于是各个电源平面11、12、13、14、15、16即可用来通过大小不同的电源。以芯片组中的北桥(North bridge)芯片为例，因为北桥芯片必须与中央处理器(CPU)，内存、南桥(South bridge)芯片、以及图形加速接口(AGP)装置等相连，因此电源平面12、13、14、15可依据CPU。内存、南桥芯片、以及AGP装置所需的工作电压来规划(而电源平面11则可视北桥芯片是否支持绘图模块来加以规划)，而位于芯片中心位置的电源平面16可规划为接地电位区，于是当北桥芯片与上述装置进行信号传输时，便可经由上述电源平面所提供的不同电压来执行相关操作。随着集成电路的日趋复杂，操作频率也逐渐增加，以切割电源层来形成电源布局区的方式便无法满足高频信号的需求。举例而言，由于切割后电源平面的面积有其限制，于是往往无法在高速操作时实时的提供电流，因此在电源层就会产生可观的接地/反弹(Ground/Bounce)效应，导致整个高频信号的不稳定，并进而使整个系统无法正常动作。另一方面，因导通孔的密度也越来越高，然而相邻布线的跨距(Pitch，例如两信号线之间距)却有其物理限制而不得过小(一般而言，在芯片内部之间距约为3-5mils)，因此连带使导通孔的设置密度受到限制。由于过少的导通孔可能无法提供电源层与操作组件足够的连结，进而使工作电流更加不稳定。本技术的另一目的在于公开一种可扩大各电源平面的面积的层间配置结构，是通过导通孔以与位于组件层以及焊接层上相对应的电源平面产生电性耦合，用于扩大电源平面的面积，进而达到提供更稳定的工作电压源、且同时降低接地/反弹效应的目的。本技术的目的是这样实现的本技术公开了一种多层电路板的层间配置结构，是在组件层—接地层-电源层-焊接层的四层堆栈结构中，于电源层上设置数个参考接地区(Reference ground)，而每个参考接地区的设置位置是与布局在焊接层上的信号布局区相对应。于是布局在组件层上的信号线、以及布局在焊接层上的信号线，都可分别参考到接地层与电源层上的接地电位，进而使组件层与焊接层上的信号传输品质维持一致，并扩大电路设计者布局线路的空间。本技术还公开了一种多层电路板的层间配置结构，在组件层、电源层与焊接层上进行对称的电源布局，并利用导通孔将对应的电源平面加以串连，并利用导通孔以将布局在组件层、电源层、焊接层上的电源平面加以连结，用于扩大整体电源平面的面积，于是能进一步提供更稳定的电流以供组件操作，更可降低接地/反弹的效应。为了更进一步了解本技术的特征及
技术实现思路
，请参阅以下有关本技术的详细说明与附图，然而附图标记仅供参考与说明用，并非用来对本技术加以限制。图2为常见电源层的切割情形平面图。图3A描绘本技术较佳实施例的电源层半面示意图。图3B描绘本技术较佳实施例的组件层平而示意图。图3C描绘本技术较佳实施例的焊接层平面示意图。图4描绘本技术较佳实施例应用在四层电路板的堆栈结构示意图。由图3B与图3C可知，较佳实施例的组件层200与焊接层300的整体布局情形大致相同，而电源层100与组件层200以及焊接层300在电源布局的情况也相当类似。举例而言，组件层200包括电源平面202、203、204、205，以及信号布局区206、207、208、209、210；而焊接层300的上包括电源平面302、303、304、305，以及信号布局区306、307、308、309、310，其中组件层200与焊接层300在垂直方向相对应的位置上的电源平面是用导通孔相连(当然，也与电源层100相对应的电源平面相连)，借以扩充电源平面的面积。以芯片组中的北桥芯片为例，可将电源平面202、102、302通过导通孔加以串接(是队由上至下的垂直方向来看)，用于提供北桥芯片与CPU传输信号时所需的工作电压；此外，通过导通孔而相互串接的电源平面203、103、303，也可用来提供北桥芯片与内存(例如DRAM)传输信号时所需的工作电压；而通过导通孔而相互串接的电源平面204、104、304，也可用来提供北桥芯片与南桥芯片传输信号时所需的工作电压；至于通过导通孔而相互串接的电源平面205、105、305，也可用来提供北桥芯片与AGP装置进行传输信号时所需的工作电压。由于各电源平面之间已通过导通孔而相互连接，因此电源平面的面积便更加扩大，于是能达到提供更稳定的工作电压源、且同时降低接地/反弹效应的目的。另一方面，在垂直方向为相对应位置的信号布局区，是进行与相同组件进行信号传输的信号线布局。再以北桥芯片为例，信号布局区207与307都可用来布局北桥芯片与CPU之间的信号传输线、信号布局区208与308则可用来布局北桥芯片与内存之间的信号传输线、信号布局区209与309都可用来布局北桥芯片与AGP装置之间的信号传输线。此外，信号布局区206与30本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：陈俊宏，陈秀姿，陈彦臻，
申请(专利权)人：威盛电子股份有限公司，
类型：实用新型
国别省市：