一种针对数字集成电路时序老化的快速分析方法技术

本发明专利技术属集成电路技术领域，涉及集成电路可靠性设计中电路时序的老化效应分析，尤其是一种针对数字集成电路时序老化的快速分析方法。本发明专利技术中由输入的电路时序路径构建电路图，针对每一种类型的延时单元引入一个老化因子；采用基于Endpoint的关键路径选择方案挑选合适的时序路径构成集合；对该时序路径集合中的每条路径进行基于查表的老化时序分析，建立超定方程的老化时序拟合问题；并利用基于随机Kaczmarz算法高效求解该最小二乘问题，从而获得每种延迟单元的老化因子，最终快速获得所有路径的老化时序的预测结果。实验结果表明，本发明专利技术的方法相比工业界传统的电路时序老化分析方法提速7～10倍。析方法提速7～10倍。析方法提速7～10倍。

【技术实现步骤摘要】
eraofnanoscaleCMOS.ProceedingsoftheIEEE,96(2),343
‑
365.
[0009][2]M.BushnellandV.Agrawal,Essentialsofelectronictestingfordigital,memoryandmixed
‑
signalVLSIcircuits.SpringerScience&BusinessMedia,(2004).
[0010][3]S.Bhardwaj,W.Wang,R.Vattikonda,Y.Cao,andS.Vrudhula,“Predictivemodelingofthenbtieffectforreliabledesign,”inIEEECustomIntegratedCircuitsConference2006,(2006).
[0011][4]D.K.SchroderandJ.A.Babcock,“Negativebiastemperatureinstability:Roadtocrossindeepsubmicronsiliconsemiconductormanufacturing,”JournalofappliedPhysics,(2003).
[0012][5]C.Hu,S.C.Tam,F.
‑
C.Hsu,P.
‑
K.Ko,T.
‑
Y.Chan,andK.W.Terrill,“Hot
‑
electron
‑
inducedmosfetdegradation
‑
model,monitor,andimprovement,”IEEEJournalofSolid
‑
StateCircuits,(1985).
[0013][6]M.A.AlamandS.Mahapatra,“Acomprehensivemodelofpmosnbtidegradation,”MicroelectronicsReliability,(2005).
[0014][7]Ho,PaulS.,andThomasKwok."Electromigrationinmetals."ReportsonProgressinPhysics52.3(1989):301.
[0015][8]Anton,B.,etal."Canwedelayaging:Thebiologyandscienceofaging."AnnalsoftheNewYorkAcademyofSciences1057.1(2005):525
‑
535.
[0016][9]Kennedy,BrianK.,etal."MutationinthesilencinggeneS/R4candelayaginginS.cerevisiae."Cell80.3(1995):485
‑
496.
[0017][10]Wang,Xiaoxiao,etal."Designandanalysisofadelaysensorapplicabletoprocess/environmentalvariationsandagingmeasurements."IEEEtransactionsonverylargescaleintegration(VLSI)systems20.8(2011):1405
‑
1418.
[0018][11]W.Wang,V.Reddy,B.Yang,V.Balakrishnan,S.Krishnan,andY.Cao,“Statisticalpredictionofcircuitagingunderprocessvariations,”in2008IEEECustomIntegratedCircuitsConference,(2008).
[0019][12]SamanKiamehr,FarshadFirouzi,MojtabaEbrahimi,andMehdiBTahoori.2014.Aging
‑
awarestandardcelllibrarydesign.In2014Design,Automation&TestinEuropeConference&Exhibition(DATE).IEEE,1
–
4.
[0020][13]SamanKiamehr,FarshadFirouzi,andMehdiBTahoori.2013.Aging
‑
awaretiminganalysisconsideringcombinedeffectsofNBTIandPBTI.InInternationalSymposiumonQualityElectronicDesign(ISQED).IEEE,53
–
59.
[0021][14]M.A.AlamandS.Mahapatra,“Acomprehensivemodelofpmosnbtidegradation,”MicroelectronicsReliability,(2005).
[0022][15]KeHuang,XinqiaoZhang,andNaghmehKarimi.2019.Real
‑
TimePredictionforICAgingBasedonMachineLearning.IEEETransactionsonInstrumentationandMeasurement68,12(2019),4756
–
4764.
[0023][16]ArunkumarVijayan,KrishnenduChakrabarty,andMehdiBTahoori.2019.MachineLearning
‑
BasedAgingAnalysis.InMachineLearninginVLSIComputerAidedDesign.Springer,265
–
289.
[0024][17]ArunkumarVijayan,AbhishekKoneru,SamanKiamehr,KrishnenduChakrabarty,andMehdiBTahoori.2016.Fine
‑
grainedaging
‑
induceddelaypredictionbasedonthemonitoringofrun
‑
timestress.IEEETransactionsonComputer
‑
AidedDesignofIntegratedCircuitsandSystems37,5(2016),1064
–
1075.
[0025][18]J.Bha本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种针对数字集成电路的快速时序老化分析方法；其特征是，其包括，(1)由输入的电路时序路径构建电路图，针对每一种类型的延时单元引入一个老化因子；(2)采用基于Endpoint的关键路径选择方案挑选出合适的时序路径集合，以每条时序路径的终点归类分为若干个路径集合，然后在该若干个路径集合中各自挑选出时序裕度差的时序路径组成最终的关键时序路径集合；(3)针对关键时序路径集合中的路径进行基于查表的老化时序分析，建立超定方程的老化时序最小二乘拟合问题；(4)并利用基于随机Kaczmarz算法高效求解该最小二乘问题，从而获得老化因子，快速获得所有路径的老化时序预测结果；输入参数：（1）静态时序分析(STA)之后得到的时序路径集合，其中每条时序路径包含延时单元的连接信息、延时单元的延时信息和每条时序路径的所属类型，即发射时钟路径(Launch path)、捕获时钟路径(Capture path)、数据路径(Data path)三者之一；（2）时钟周期(clock T)，建立时间t
S
(Setup time)，保持时间t
H
(Hold time)；关键时序路径挑选比例r％；基于查表的电路时序老化仿真器；老化年限t；调用该仿真器能够得到时序路径经过t年老化之后的时序裕度slack；（3）随机Kaczmarz算法的最大迭代次数K，电路老化时序裕度的收敛误差ε；输出结果：所有电路延时单元的老化因子x和所有电路时序路径经老化后的时序裕度；具体步骤包括：步骤1：针对每一种类型的延时单元引入一个老化因子，构建老化因子向量x0，由输入的电路时序路径集合构建电路矩阵A0；步骤2：采用基于Endpoint的关键路径选择方法挑选出关键时序路径集合，构建关键路径电路矩阵A；步骤3：针对关键时序路径集合中的每一条路径，调用基于查表的电路时序老化仿真器，得到经过t年老化之后该路径的老化时序裕度，最终构建老化时序裕度向量b；步骤4：建立超定方程Ax＝b的老化时序最小二乘拟合问题；步骤5：利用基于随机Kaczmarz算法高效求解该最小二乘问题，从而获得老化因子，最终可以快速获得所有路径的老化时序裕度的结果。2.按权利要求1所述的方法，其特征是，在所述步骤1中，针对每一种类型的延时单元引入一个老化因子，构建老化因子向量x0，由输入的电路时序路径集合构建电路矩阵A0；统计输入的时序路径集合中每一条路径中采用的延时单元类型，给每种类型的延时单元引入一个老化因子变量，构建老化因子向量x0；针对输入的时序路径集合中的每一条时序路径，将该时序路径作为矩阵A0的一行row，该行的非零元是这条时序路径上相同类型延时单元的时延累加结果，即针对时序路径上的某个延时单元，根据其类型查找它在老化因子向量x0中的位置col，然后将该延时单元的时延累加到矩阵元素A0(row，col)上；最终形成电路矩阵A0。3.按权利要求1所述的方法，其特征是，所述步骤2中，采用基于Endpoint的关键路径选择方法挑选出关键时序路径集合，构建关键路径电路矩阵A；时序分析工具通过检查建立松弛裕度和保持松弛裕度验证电路是否按照预期正常工作；一条完整的时序路径是由发射时钟路径，捕获时钟路径和数据路径组成；建立松弛裕度
S
setup
和保持松弛裕度S
hold
的计算公式如下：S
setup
＝min(t
C
+T)
‑
max(t
L
+t
D
+t
S
)＞0
ꢀꢀꢀꢀꢀ
(1)S
...

【专利技术属性】
技术研发人员：曾璇，严昌浩，周电，胡佳辉，
申请(专利权)人：复旦大学，
类型：发明
国别省市：