【技术实现步骤摘要】
一种数字电路关键路径时序分析方法和装置
[0001]本申请涉及数字电路故障分析
,具体而言,涉及一种数字电路关键路径时序分析方法和装置。
技术介绍
[0002]随着电路的进一步集成化,电路设计愈发复杂,如何实现高可靠性的大型集成电路设计是当前的研究重点。
[0003]时序分析是电子工程中对数字电路的时序进行计算、预计的工作流程。关键路径通常是指同步逻辑电路中组合逻辑时延最大的路径,也就是说关键路径是对设计性能起决定性影响的时序路径。数字电路关键路径时序分析实质上是对数字电路系统中的发生系统故障概率进行分析。
[0004]系统级故障事件往往基于单元级故障事件的发生才能成立,现有技术中采用重要采样法(BS)、边界搜索法(BS)和子集模拟算法(SUS)分析系统级故障事件,且在计算系统故障率时往往假设单元级故障率事件之间是彼此独立的,因此,现有技术的这些方法在计算系统故障率时均忽略了单元之间的相关性。
技术实现思路
[0005]为了解决传统算法存在的只关注单元级故障事件而忽略单元级之间的相关性的问题,本申请提供了一种数字电路关键路径时序分析方法和装置。
[0006]本申请的实施例是这样实现的:本申请一实施例提供一种数字电路关键路径时序分析方法,所述方法包括:获取数字电路系统中单元的单元数量和系统级故障率的阶数D;估计与所述单元级数目相同数目的单元故障率和同时故障率,所述单元故障率用于表征数字电路发生单元级故障事件的概率,所述同时故障率为对所有所述单元故障率进行线性组合后得到的;基 ...
【技术保护点】
【技术特征摘要】
1.一种数字电路关键路径时序分析方法,其特征在于,所述方法包括:获取数字电路系统中单元的单元数量和系统级故障率的阶数D;估计与单元级数目相同数目的单元故障率和同时故障率,所述单元故障率用于表征数字电路发生单元级故障事件的概率,所述同时故障率为对所有所述单元故障率进行线性组合后得到的;基于所述同时故障率计算D阶局部失效率和D
‑
1阶局部失效率,所述D阶和D
‑
1阶的局部失效率用于计算D阶系统故障率第一估值,所述局部失效率对应的局部空间包括多个所述单元;基于D阶局部失效率和D
‑
1阶局部失效率计算D+1阶局部失效率上限值,所述D+1阶局部失效率上限值和所述D阶的局部失效率用于计算D阶系统故障率第二估值;从所述D阶系统故障率第一估值和D阶系统故障率第二估值组成的区间中选取最小值,所述最小值为渐进概率近似值。2.如权利要求1所述的数字电路关键路径时序分析方法,其特征在于,所述单元故障率和同时故障率,通过以下步骤确定:将数字电路系统划分为多个由多个单元组成的中间失效区域,从中间失效区域中抽取样本得到第一样本集;基于子集模拟算法,计算所述第一样本集中的所有样本的单元故障率,基于所述第一样本集中所有样本对应的单元故障率生成第一组样本,所述第一组样本均落入所述中间失效区域;基于Metropolis算法将所述第一组样本生成马尔科夫链蒙特卡洛样本序列,得到马尔科夫链;基于所述子集模拟算法,计算所述马尔科夫链中每个样本的单元故障率;对所述单元故障率进行线性组合,计算线性组合后的单元故障率的乘积即为所述同时故障率。3.如权利要求1所述的数字电路关键路径时序分析方法,其特征在于,所述方法还包括计算所述渐进概率近似值在预设置信度时的置信区间。4.如权利要求3所述的数字电路关键路径时序分析方法,其特征在于,所述计算所述渐进概率近似值在预设置信度时的置信区间,进一步包括:基于D阶系统故障率第一估值和D阶系统故障率第二估值计算所述单元故障率的对数;计算所述单元故障率的对数的均值估值和方差估值;基于所述均值估和所述方差估值建立正态分布函数,所述正态分布函数近似所述均值估值的分布区间;基于所述分布区间计算所述渐进概率近似值在预设置信度的置信区间。5.如权利要求4所述的数字电路关键路径时序分析方法,其特征在于,所述计算所述单元故障率的对数的均值估值和方差估值,进一步包括:在所述D阶系统故障率第一估值小于所述D阶系统故障率第二估值时,基于所述对数计算D阶的均值估值,所述D阶的均值估值在数值上等于D阶的方差估值,所述方差估值用于评价所述均值估值的可靠性;或者,在D为偶数时,基于D
‑
1的对数和所述单元故障率的对数计算D阶的均值估值,所
述D阶的均值估值在数值上等于D阶的方差估值,所述方差估值用于评价所述均值估值的可靠性。6.如权利要求2所述的数字电路关键路径时序分析方法,其特征在于,基于所述子集模拟算法,计算所述马尔科夫链中...
【专利技术属性】
技术研发人员:贡顶,倪海洋,汤焱博,王亮,刘春学,黄昊,
申请(专利权)人:北京微电子技术研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。