基于超频状态DEC电路时序错误的软件PUF配置方法技术

本发明专利技术公开了基于超频状态DEC电路时序错误的软件PUF配置方法，包括在DEC电路系统时钟超频状态下，确定电路输出结果第一次出错的系统时钟频率FEF；设置采样间隔，基于FEF，测算响应的稳定性和熵源位，进而确定提取PUF响应的最佳频率点；当需要进行设备认证时，电路芯片切换到PUF模式，基于最佳频率点提取PUF响应。较大地提升了基于超频下的时序错误的软件PUF的唯一性和稳定性，能高效、安全地产生PUF响应。应。应。

【技术实现步骤摘要】
基于超频状态DEC电路时序错误的软件PUF配置方法


[0001]本专利技术属于硬件安全
，具体涉及基于超频状态DEC电路时序错误的软件PUF配置方法。

技术介绍

[0002]随着集成电路产业的不断发展，晶体管的尺寸也越来越小，这同时推动了对低功率的便携式设备的需求。据国际数据公司（IDC）估计，到2025年将有416亿台设备连接到互联网，从而产生79.4ZB的数据。而伴随着物联网（IOT）时代的兴起，如何在这个万物互联的时代下保护设备之间的安全通信以及设备本身的安全，这将是一个急需解决的重大难题。
[0003]传统的安全机制需要进行密集的计算，消耗大量的资源，对于低功率、资源有限的平台是不可取的。因此，开始研究新的轻量级硬件安全防护技术，以便在资源受限的平台上更好的保护硬件设备的安全，而物理不可克隆函数（PUF）就是这样一种安全机制。
[0004]在集成电路制造过程中，受温度、湿度、电压以及布局布线等因素的影响，即使是同一个厂家制造出来的同一批芯片，芯片与芯片之间也会存在一些差异，而PUF就是从这些差异中提取熵。PUF可以很好的解决资源受限平台上硬件设备的安全问题，特别是在设备识别和认证方面。PUF的认证机制是基于激励
‑
响应对实现的：对于一个特定的激励（输入），会产生一个唯一的响应（输出）， 激励和响应的形式取决于我们的PUF设计和所需的属性。PUF设计的主要目标是产生足够的熵，从而使每个PUF设计实例对某个特定的激励产生唯一的响应，同时也要保证响应的可靠性。通常情况下，PUF是在一个独立的电路上实现的，这个电路会作为一个组件添加到要进行安全加密的目标电路中，或者在FPGA上实现。目前绝大多数的PUF设计都是这种基于某种特定的硬件电路的PUF。这类PUF研究引入了具有理想安全性能的设计，但由于需要改变电路设计和增加硬件组件以实现PUF功能，所以并不适合在资源受限和已经存在的设备上使用。
[0005]上述问题的一个潜在解决方案是软件PUF，其熵是从系统中已经存在的电路中提取的，不需要修改原有的硬件电路，纯粹是通过软件的方式。这些PUF的优点是不需要消耗额外的硬件资源，不需要对设备硬件进行修改。此外，由于它们是基于软件的，通常有可能将这种PUF部署到已经在使用的设备上。就其性质而言，每个软件PUF设计都依赖于系统中现有硬件组件的特性。因此，为了使这些PUF能够在广泛的设备上使用，有必要使用尽可能广泛的基础硬件进行可行的设计。

技术实现思路

[0006]本专利技术所要解决的技术问题是针对上述现有技术的不足，提供基于超频状态DEC电路时序错误的软件PUF配置方法，利用后量子密码（PQC）电路中的解密（DEC）电路在超频条件下产生的时序错误作为PUF的熵源，通过动态调整硬件电路的时钟频率来寻找使PUF响应稳定性最好的频率点，同时兼顾熵源位在PUF响应中的比例，从而较大地提升了基于超频下的时序错误的软件PUF的唯一性和稳定性，能高效、安全地产生PUF响应。通过提出的时钟
频率调节策略来为硬件电路选择适当的超频频率点，在此频率点下提取熵源，所产生的PUF响应拥有良好的均匀性、唯一性和可靠性，并且相比于以前的软件PUF设计，该PUF大大提升了响应的稳定性和唯一性。
[0007]为实现上述技术目的，本专利技术采取的技术方案为：基于超频状态DEC电路时序错误的软件PUF配置方法，包括：1）在DEC电路系统时钟超频状态下，确定电路输出结果第一次出错的系统时钟频率FEF；2）设置采样间隔，基于FEF测算响应的稳定性和熵源位，进而确定提取PUF响应的最佳频率点；3）当需要进行设备认证时，芯片切换到PUF模式，基于最佳频率点提取PUF响应。
[0008]为优化上述技术方案，采取的具体措施还包括：上述的1）逐步提高DEC电路的系统时钟频率，直到电路的输出结果出现第一次出错，得到FEF。
[0009]上述的DEC电路为后量子密码电路中的DEC电路，当DEC电路的256bit的message输出第一次出错时，记此时的系统时钟频率为FEF。
[0010]上述的2）根据具体的系统时钟频率来设置采样间隔，将FEF作为起始频率点，在此基础上不断提高采样频率，在每个采样的频率点上计算所生成响应的稳定性和熵源位，直到出现稳定性和熵源位在响应中所占比例都达到理想值的上述的熵源位指超频下电路输出结果与正常情况下相比出错的位。
[0011]上述的稳定性的计算方式为：其中，Stability表示稳定性，HD表示两个响应间的汉明距离；在某一种环境温度和供电电压条件下，和表示相同激励下某一PUF芯片在第p次和第q次生成的响应；W为响应生成总的次数；l为每个响应中的比特数；熵源位在响应中所占比例的计算方式为：熵源位在响应中所占比例=响应里出错的比特数/响应里总的比特数；稳定性理想值为100%，熵源位在响应中所占比例的理想值为50%。
[0012]上述的DEC电路设有正常模式和PUF模式；当电路芯片处于正常模式下时，系统时钟频率不变，此时电路正常行使功能；当电路芯片执行PUF功能时，将切换到PUF模式。
[0013]上述的3）在进行设备认证时，芯片切换到PUF模式，此时系统时钟频率调节为最佳频率点，在最佳频率点上连续提取n次PUF响应，取其中出现次数最多的响应结果作为最终的PUF响应。
[0014]上述的n为10。本专利技术具有以下有益效果：1、利用超频情况下电路产生的时序错误来提取熵，通过动态的时钟调节策略来选择PUF响应的最佳频率点，从而达到提高PUF的稳定性、唯一性和可靠性的目的；
2、提出一种动态的时钟调节策略来为PUF响应的提取选择一个最佳频率点，在这个频率上，PUF响应的稳定性和熵源位所占的比例都接近理想值。解决了如下问题：在集成电路的制造过程中，受工艺、环境等因素的影响，即使是同一厂家制造出来的同一批芯片，芯片与芯片之间也存在差异，这些差异可以反应为超频下电路出现的时序错误，这些时序错误对于不同的芯片来说是唯一的。超频下的时序错误可以作为软件PUF的熵源，但是硬件电路中的触发器随着时钟频率的提高，其发生亚稳态的概率也会不断提高，因为亚稳态发生概率 = （建立时间 + 保持时间）/ 采集时钟周期。而一旦发生亚稳态，电路在超频情况下因不满足时序约束而产生的这些错误也会变得不稳定起来，电路的输出结果会变得不稳定，PUF响应的稳定性也会变差；3、本专利技术在最终的硬件电路功能设计上，分为两种功能模式：正常模式和PUF模式，当芯片处于正常模式下时，系统时钟频率不变，此时电路正常行使功能，当芯片执行PUF功能时，将切换到PUF模式。系统时钟频率会调节到上面提到的最佳频率点，然后提取PUF响应。在此模式下，电路输出结果将只作为PUF响应出现，不会干扰电路行使正常功能。
附图说明
[0015]图1是不同芯片的关键路径延时的示意图；图2是时钟频率提高时PUF稳定性和熵源位的变化示意图；图3是FAS
‑
PUF的配置流程。
具体实施方式
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于超频状态DEC电路时序错误的软件PUF配置方法，其特征在于，包括：1）在DEC电路系统时钟超频状态下，确定电路输出结果第一次出错的系统时钟频率FEF；2）设置采样间隔，基于FEF测算响应的稳定性和熵源位，进而确定提取PUF响应的最佳频率点；3）当需要进行设备认证时，电路芯片切换到PUF模式，基于最佳频率点提取PUF响应。2.根据权利要求1所述的基于超频状态DEC电路时序错误的软件PUF配置方法，其特征在于，所述1）逐步提高DEC电路的系统时钟频率，直到电路的输出结果出现第一次出错，得到FEF。3.根据权利要求2所述的基于超频状态DEC电路时序错误的软件PUF配置方法，其特征在于，所述DEC电路为后量子密码电路中的DEC电路，当DEC电路的256bit的message输出第一次出错时，记此时的系统时钟频率为FEF。4.根据权利要求1所述的基于超频状态DEC电路时序错误的软件PUF配置方法，其特征在于，所述2）根据具体的系统时钟频率来设置采样间隔，将FEF作为起始频率点，在此基础上不断提高采样频率，在每个采样的频率点上计算所生成响应的稳定性和熵源位，直到出现稳定性和熵源位在响应中所占比例都达到理想值的频率点，将该频率点记为最佳频率点。5.根据权利要求4所述的基于超频状态DEC电路时序错误的软件PUF配置方法，其特征在于，稳定性的计...

【专利技术属性】
技术研发人员：崔益军，王保胜，王浩，卢传超，王成华，刘伟强，
申请(专利权)人：南京航空航天大学，
类型：发明
国别省市：