一种时序收敛方法、装置、计算机设备及存储介质制造方法及图纸

本发明专利技术涉及集成电路设计技术领域，尤其涉及一种时序收敛方法、装置、计算机设备及存储介质。所述方法包括：结合Elmore延时模型、分布RC延时模型以及预设延时差值确定原始Start Point到扇出的最大距离；根据所述最大距离确定半径和圆心间距；基于所述半径和所述圆心间距在芯片边框内画多个圆以对芯片边框内部区域进行分割；利用扇出位置分布对多个圆进行筛选以得到筛选后的圆；根据筛选后的圆确定原始Start Point的复制次数和复制位置以对原始Start Point进行复制。本发明专利技术的方案为时序收敛带来极大的帮助，同时也节约了绕线资源，而且极大减少了迭代时间，减少了后端工作人员对EDA工具的依赖。EDA工具的依赖。EDA工具的依赖。

【技术实现步骤摘要】
一种时序收敛方法、装置、计算机设备及存储介质


[0001]本专利技术涉及集成电路设计
，尤其涉及一种时序收敛方法、装置、计算机设备及存储介质。

技术介绍

[0002]在当今的深亚微米设计中，随着芯片规模日益复杂，工艺尺寸日益缩小，时序收敛问题毫无疑问也越来越复杂并且无法避免。时序问题（逻辑DRC）主要包括setup（建立时间）、hold（保持时间）、max_capacitance（最大电容）、max_transition（最大跳变时间）、max_fanout（最大扇出）等，其中setup的分析与优化最尤为重要。贯穿数字IC设计的前后端设计中，最理想的方案是芯片在后端设计之前就获得一个没有时序违反的网表。而且随着布局到布线阶段的推进，setup的违反会越来越恶化，不像hold，线延迟会有益于hold的修复，因此存在少量的违反是没有问题的。因此，在开始下一阶段的Setup修复之前，最好将本阶段的Setup违反都清掉。
[0003]通常芯片在逻辑综合阶段就会有setup违反，主流的EDA工具解决方法大致可分为以下几类：Pipeline（流水线）、Retiming（重定时）、逻辑复制、加法/乘法树、关键信号后移、消除优先级等。当某个信号的扇出比较大时，会大大增加了布局布线的难度，造成该信号到各个目的逻辑节点的路径变得过长，所以就导致了布线长度过大的问题，进而导致setup违例、拥塞等，成为设计中的critical path（关键路径），因此可以通过对该信号进行复制来降低扇出，如图1A和图1B所示。
[0004]目前，现有EDA工具可以实现这一目的，但EDA工具对Start Point（起始点）的复制次数、复制后的Start Point位置以及复制后Start Point的扇出等这些因素都无法把控，无法做到统筹兼顾，要想通过现有EDA工具实现高扇出Start Point的时序收敛问题，只能通过不断迭代，根据timing QOR（时序报告）去确定一个Start Point的复制次数。但这一方法费时费力，而且每一版的结果误差比较大，为时序收敛、以及可制造性都带来了难以预估的风险和迭代时间。

技术实现思路

[0005]有鉴于此，有必要针对以上技术问题，提供一种时序收敛方法、装置、计算机设备及存储介质。
[0006]根据本专利技术的第一方面，提供了一种时序收敛方法，所述方法包括：结合Elmore延时模型、分布RC延时模型以及预设延时差值确定原始Start Point到扇出的最大距离；根据所述最大距离确定半径和圆心间距；基于所述半径和所述圆心间距在芯片边框内画多个圆以对芯片边框内部区域进行分割；利用扇出位置分布对多个圆进行筛选以得到筛选后的圆；
根据筛选后的圆确定原始Start Point的复制次数和复制位置以对原始Start Point进行复制。
[0007]在一些实施例中，所述结合Elmore延时模型、分布RC延时模型以及预设延时差值确定原始Start Point到扇出的最大距离，包括：依据Elmore延时模型确定延时表达式为，其中，表示延时，C
k
表示网络结构中所有的电容，R
ik
是从节点i到节点k的路径中所共有的电阻；依据分布RC延时模型确定单位长度电阻值和单位长度电容值；根据所述延时表达式、所述单位长度电阻值和所述单位长度电容值确定原始Start Point到任意两点的延时差表达式为ΔT=T
Dy
‑
T
Dx
=Cp*Rp*（L
y2
‑ꢀ
L
x2
)，其中，节点i到x节点的延时表示为T
Dx
=C
x
*R
x
，节点i到y节点的延时表示为T
Dy
=C
y
*R
y
；将所述预设延时差值代入所述延时差表达以反向求解L
y2
‑ꢀ
L
x2
值作为所述最大距离。
[0008]在一些实施例中，所述根据所述最大距离确定半径和圆心间距，包括：将所述最大距离作为半径；在不超过所述最大距离的倍至2倍的范围内选取圆心间距。
[0009]在一些实施例中，所述基于所述半径和所述圆心间距在芯片边框内画多个圆以对芯片边框内部区域进行分割，包括：先以原始Start Point为起点、圆心间距为长度、六十度为夹角找节点；然后以每个找到的节点为起点采用相同方式继续找节点直至芯片边框；最后以根据所述半径以原始Start Point和所有找到的节点分别为圆心画圆。
[0010]在一些实施例中，所述利用扇出位置分布对所画圆进行筛选以得到筛选后的圆，包括：判断是否存在扇出分布于所有圆外部；响应于存在扇出分布于圆外部，获取与扇出距离最近的圆心，并保留距离最近圆心所对应的圆。
[0011]在一些实施例中，所述利用扇出位置分布对所画圆进行筛选以得到筛选后的圆，还包括：分别判断每个圆内部是否存在扇出；响应于圆内存在扇出，则保留圆；响应于圆内不存在扇出，则删除圆。
[0012]在一些实施例中，所述利用扇出位置分布对所画圆进行筛选以得到筛选后的圆，还包括：判断是圆的相交区域是否存在扇出；响应于圆的相交区域存在扇出，则获取相交的各个圆的圆心到扇出的距离；将相交的多个圆中最小距离对应的圆保留，其余删除。
[0013]在一些实施例中，所述根据筛选后的圆确定原始Start Point的复制次数和复制位置以对原始Start Point进行复制，包括：获取筛选后的圆的总个数，将所述总个数作为原始Start Point的复制次数；
将筛选后的圆的所有圆心作为原始Start Point的复制位置；根据所述复制次数对原始Start Point进行复制，并在所确定的每个复制位置处各放置一个复制Start Point。
[0014]在一些实施例中，所述方法还包括：分别计算每个扇出与所有Start Point的距离，并将扇出分配给距离最小复制位置所对应的Start Point。
[0015]根据本专利技术的第二方面，提供了一种时序收敛装置，所述装置包括：第一确定模块，配置用于结合Elmore延时模型、分布RC延时模型以及预设延时差值确定原始Start Point到扇出的最大距离；第二确定模块，配置用于根据所述最大距离确定半径和圆心间距；分割模块，配置用于基于所述半径和所述圆心间距在芯片边框内画多个圆以对芯片边框内部区域进行分割；筛选模块，配置用于利用扇出位置分布对多个圆进行筛选以得到筛选后的圆；第三确定模块，配置用于根据筛选后的圆确定原始Start Point的复制次数和复制位置以对原始Start Point进行复制。
[0016]在一些实施例中，所述第一确定模块进一步配置用于：依据Elmore延时模型确定延时表达式为，其中，表示延时，C
k
表示网络结构中所有的电容，R
ik
是从节点i到节点k的路径中所共有的电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时序收敛方法，其特征在于，所述方法包括：结合Elmore延时模型、分布RC延时模型以及预设延时差值确定原始Start Point到扇出的最大距离；根据所述最大距离确定半径和圆心间距；基于所述半径和所述圆心间距在芯片边框内画多个圆以对芯片边框内部区域进行分割；利用扇出位置分布对多个圆进行筛选以得到筛选后的圆；根据筛选后的圆确定原始Start Point的复制次数和复制位置以对原始Start Point进行复制。2.根据权利要求1所述的时序收敛方法，其特征在于，所述结合Elmore延时模型、分布RC延时模型以及预设延时差值确定原始Start Point到扇出的最大距离，包括：依据Elmore延时模型确定延时表达式为，其中，表示延时，C
k
表示网络结构中所有的电容，R
ik
是从节点i到节点k的路径中所共有的电阻；依据分布RC延时模型确定单位长度电阻值和单位长度电容值；根据所述延时表达式、所述单位长度电阻值和所述单位长度电容值确定原始Start Point到任意两点的延时差表达式为ΔT=T
Dy
‑
T
Dx
=Cp*Rp*（L
y2
‑ꢀ
L
x2
)，其中，节点i到x节点的延时表示为T
Dx
=C
x
*R
x
，节点i到y节点的延时表示为T
Dy
=C
y
*R
y
；将所述预设延时差值代入所述延时差表达以反向求解L
y2
‑ꢀ
L
x2
值作为所述最大距离。3.根据权利要求1所述的时序收敛方法，其特征在于，所述根据所述最大距离确定半径和圆心间距，包括：将所述最大距离作为半径；在不超过所述最大距离的倍至2倍的范围内选取圆心间距。4.根据权利要求3所述的时序收敛方法，其特征在于，所述基于所述半径和所述圆心间距在芯片边框内画多个圆以对芯片边框内部区域进行分割，包括：先以原始Start Point为起点、圆心间距为长度、六十度为夹角找节点；然后以每个找到的节点为起点采用相同方式继续找节点直至芯片边框；最后以根据所述半径以原始Start Point和所有找到的节点分别为圆心画圆。5.根据权利要求1所述的时序收敛方法，其特征在于，所述利用扇出位置分布对所画圆进行筛选以得到筛选后的圆，包括：判断是否存在扇出分布于所有圆外部；响应于存在扇出分布于圆外部，获取与扇出距离最近的圆心，并保留距离最近圆心所对应的圆。6.根据权利要求5所述的时序收敛方法，其特征在于，所述利用扇出位置分布对所画圆进行筛选以得到筛选后的圆，还包括：分别判断每个圆内部是否存在扇出；响应于圆内存在扇出，则保留圆；响应于圆内不存在扇出，则删除圆。7.根据权利要求6所述的时序收敛方法，其特征在于，所述利用扇出位置分布对所画圆
进行筛选以得到筛选后的圆，还包括：判断是圆的相交区域是否存在扇出；响应于圆的相交区域存在扇出，则获取相交的各个圆的圆心到扇出的距离；将相交的多个圆中最小距离对应的圆保留，其余删除。8.根据权利要求1所述的时序收敛方法，其特征在于，所述根据筛选后的圆确定原始Start Point的复制次数和复制位置以对原始Start Point进行复制，包括：获取筛选后的圆的总个数，将所述总个数作为原始Start Point的复制次数；将筛选后的圆的所有圆心作为原始Start Point的复制位置；根据所述复制次数对原始Start Point进行复制，并在所确定的每个复制位置处各放置一个复制Start Point。9.根据权利要求8所述的时序收敛方法，其特征在于，所述方法还包括：分别计算每个扇出与所有Start Point的距离，并将扇出分配给距离最小复制位置所对应的Start Point。10.一种时序收敛装置，其特征在于，所述装置包括：第一确定模块，配置用于结合Elmore延时模型、分布RC延时模...

【专利技术属性】
技术研发人员：邓泽军，邱进超，王凛，冯凯丽，陈燕，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：