【技术实现步骤摘要】
本专利技术涉及一种应用于高速模数转换器的jesd204b物理层输出电压自动校准电路及校准算法，属于设计集成电路设计。
技术介绍
1、随着近些年集成电路设计技术的飞速发展，模数转换器作为联通现实世界和信息世界的媒介，伴随着5g通讯技术、军事雷达等领域越来越高的芯片技术需求，对转换器转换速率的要求越来越高，随之用于高速数据传输的协议与之诞生，即jesd204b协议，相比于传统的lvds，其链路速率更高，占用io口数量更少，目前广泛用于高速、高分辨率数据转换器之中。
2、根据功能不同，应用于高速高精度模数转换器的jesd204b共分为四个部分，分别为应用层、传输层、数据链路层以及物理层。其中，物理层通过串化器将并行数据转换为串行数据，并按照通道速率发送至接收端。传统的jesd204b物理层电路，易受到工艺、环境温度等非理想因素的影响，导致输出电压发生偏移，从而使输出的数据发生错误。因此，需要数字校准技术针对物理层输出电压进行校准，稳定输出电压。由于模数转换器在通讯和雷达等应用场景中需要一直保持工作状态，因此对输出电压的校准必须采用后台校准；由于转换器使用场景的复杂多变，因此需要对物理层输出电压进行实时校准。
技术实现思路
1、本专利技术解决的技术问题是：针对目前现有技术中，传统jesd204b物理层输出接口性能易受制约、非理想因素影响较大的问题，提出了一种应用于高速模数转换器的jesd204b物理层输出电压自动校准电路。
2、本专利技术解决上述技术问题是通过如下技
3、一种应用于高速模数转换器的jesd204b物理层输出电压自动校准电路，包括校准slice电路101、可调电阻模块102、分压电阻电路103、第一比较器104、第二比较器105、选择电路106、控制电路107以及输出slice电路108；
4、所述校准slice电路101通过enp信号开启后，输出校准前的差分电压；
5、所述可调电阻模块102通过调节接入电阻值，从而改变节点a、b处电压,即改变校准前的差分电压的数值；
6、所述分压电阻103将电源电压分压成所需的差分电压vo0、vo1；
7、所述第一比较器104将分压电阻103输出的高电压vo0与a节点电压进行比较并输出比较结果；
8、所述第二比较器105将分压电阻103输出的低电压vo1与b节点电压进行比较并输出比较结果；
9、所述选择电路106将第一比较器104或第二比较器105的比较结果输出至控制电路107；
10、所述控制电路107通过enp信号控制校准slice电路101开启；控制选择电路输出第一比较器104或第二比较器105的结果；通过改变输出adj0～adj4的值调节可调电阻102，从而改变节点a或b的输出，并将调节完成时adj0～adj4的值进行译码，通过d0～d9输出端传输至输出slice电路108；
11、所述输出slice电路108接收控制电路输出的校验码，从而决定接入的slice个数，实现物理层输出电压校准，输出经过校准后的数据。
12、进一步的，
13、所述校准slice电路101输入端通过控制信号enp与控制电路107输出端ctrl相连；校准slice电路101的第一输出端vs1和第二输出端vs2分别连接到第一比较器104的输入端vp和第二比较器105的输入端vp，可调电阻模块102的第一输入端v1和第二输入端v2分别连接到所述第一输出端vs1和第二输出端vs2；
14、可调电阻模块102输入端sw0～sw4与控制电路107的输出端adj0～adj4相连；
15、所述分压电阻模块103输出端vo0、vo1分别连接第一比较器104输入端vm和第二比较器105输入端vm；
16、所述第一比较器104输出端z与选择电路106的输入端a0相连；所述第二比较器105输出端z与选择电路106的输入端a1相连；
17、所述选择电路106输出端z与控制电路107的输入端x相连；选择电路106输入端s与控制电路输出端q相连；
18、所述控制电路107输出端dout输出校正码d0～d9给输出slice电路108的输入端s0～s9；
19、所述输出slice电路108输入端data输入需传输的数据，正输出端dout+和负输出端dout－输出差分信号。
20、进一步的，
21、所述a点具体是指：可调电阻模块102的第一输入端v1与校准slice电路101第一输出端的连接点；校准slice电路101第一输出端输出电压信号为vs1；a点电压即第一比较器104输入端vp的电压；
22、所述b点具体是指：可调电阻模块102的第二输入端v2与校准slice电路101第二输出端的连接点；校准slice电路101第二输出端输出电压信号为vs2；b点电压即第二比较器105输入端vp的电压。
23、进一步的，
24、可调电阻模块102输入端sw0～sw4与控制电路107的输出端adj0～adj4相连，接收adj0～adj4输出的值。
25、进一步的，
26、所述校准slice电路101具体包括：选择器mux1～mux8、传输门tg1～tg8、电阻rs1～rs4、反相器n1、与非门nand1、nand2、或非门nor1和nor2；
27、所述选择器mux1～mux8，输入端a0均接电源vdd，输入端a1均接地gnd，选择端s接电源vdd，选择器mux1～mux8输出端z与传输门tg1～tg8输入端一一对应连接；
28、传输门tg1，输入端与mux1输出端z相连，输出端与电阻rs1相连，控制端k1和与非门nand1的输出端相连，控制端k4和或非门nor2的输出端相连；
29、传输门tg2，输入端与mux2输出端z相连，输出端与电阻rs1相连，控制端k2和与非门nand2的输出端相连，控制端k3和或非门nor1的输出端相连；
30、传输门tg3，输入端与mux3输出端z相连，输出端与电阻rs2相连，控制端k1和与非门nand1的输出端相连，控制端k4和或非门nor2的输出端相连；
31、传输门tg4，输入端与mux4输出端z相连，输出端与电阻rs2相连，控制端k2和与非门nand2的输出端相连，控制端k3和或非门nor1的输出端相连；
32、传输门tg5，输入端与mux5输出端z相连，输出端与电阻rs3相连，控制端k2和与非门nand2的输出端相连，控制端k3和或非门nor1的输出端相连；
33、传输门tg6，输入端与mux6输出端z相连，输出端与电阻rs3相连，控制端k1和与非门nand1的输出端相连，控制端k4和或非门nor2的输出端相连；
34、传输门tg7，输入端与mux7输出端z相连，输出端与电阻rs4相连本文档来自技高网...
【技术保护点】
1.一种应用于高速模数转换器的JESD204B物理层输出电压自动校准电路，其特征在于：包括校准slice电路(101)、可调电阻模块(102)、分压电阻电路(103)、第一比较器(104)、第二比较器(105)、选择电路(106)、控制电路(107)以及输出slice电路(108)；
2.根据权利要求1所述的一种应用于高速模数转换器的JESD204B物理层输出电压自动校准电路，其特征在于：
3.根据权利要求2所述的一种应用于高速模数转换器的JESD204B物理层输出电压自动校准电路，其特征在于：所述a点具体是指：可调电阻模块(102)的第一输入端V1与校准slice电路(101)第一输出端的连接点；校准slice电路(101)第一输出端输出电压信号为Vs1；a点电压即第一比较器(104)输入端VP的电压；
4.根据权利要求1所述的一种应用于高速模数转换器的JESD204B物理层输出电压自动校准电路，其特征在于：可调电阻模块(102)输入端SW0～SW4与控制电路(107)的输出端ADJ0～ADJ4相连，接收ADJ0～ADJ4输出的值。
<...【技术特征摘要】
1.一种应用于高速模数转换器的jesd204b物理层输出电压自动校准电路，其特征在于：包括校准slice电路(101)、可调电阻模块(102)、分压电阻电路(103)、第一比较器(104)、第二比较器(105)、选择电路(106)、控制电路(107)以及输出slice电路(108)；
2.根据权利要求1所述的一种应用于高速模数转换器的jesd204b物理层输出电压自动校准电路，其特征在于：
3.根据权利要求2所述的一种应用于高速模数转换器的jesd204b物理层输出电压自动校准电路，其特征在于：所述a点具体是指：可调电阻模块(102)的第一输入端v1与校准slice电路(101)第一输出端的连接点；校准slice电路(101)第一输出端输出电压信号为vs1；a点电压即第一比较器(104)输入端vp的电压；
4.根据权利要求1所述的一种应用于高速模数转换器的jesd204b物理层输出电压自动校准电路，其特征在于：可调电阻模块(102)输入端sw0～sw4与控制电路(107)的输出端adj0～adj4相连，接收adj0～adj4输出的值。
5.根据权利要求1所述的一种应用于高速模数转换器的jesd204b物理层输出电压自动校准电路，其特征在于：所述校准slice电路(101)具体包括：选择器mux1～mux8、传输门tg1～tg8、电阻rs1～rs4、反相器n1、与非门nand1、nand2、或非门nor1和nor2；
<...【专利技术属性】
技术研发人员：杨鑫，初飞，王宗民，张铁良，纪亚飞，黄策策，孙丹，郑宾，李晓博，
申请(专利权)人：北京微电子技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。