【技术实现步骤摘要】
本专利技术属于集成电路设计，具体涉及一种适用于可扩展系统的高可靠chiplet互连网络架构。
技术介绍
1、chiplet是一种将系统芯片分割成多个功能芯粒的新的芯片设计技术，随着应用需求的增加，芯片包含的功能与电路模块也急速上升，这导致了传统的单芯片设计技术收到了制程复杂性、芯片大小、开发困难等问题，为了克服这些问题，chiplet技术应运而生，通过将芯片拆分成比较小的模块，实现了针对模块、功能的独立设计、制造和测试。在当前高性能计算和可扩展系统的发展中，chiplet架构提供了一种有效的解决方案。
2、然而chiplet的设计方式也存在着许多挑战，比如多个芯粒之间的高速互连，特别是大规模系统中，互连一致性和可靠性成为了关键问题。不同芯粒之间的数据传输和通信必须保持一致性，以确保系统的正确性和可靠性。此外，互连通信的带宽和延迟要求也变的更高。传统的互连解决方案，例如片上总线核片上互连网络面临着信号延迟、可扩展性和故障容错等方面的限制。因此针对可扩展系统的高可靠chiplet互连网络架构的研究和开发具有着非常重要的意义，该架构应该能够提供高性能、一致性存储结构和可靠性的互连通信方案，以满足当前和未来的可扩展系统的需求。基于此，本专利技术提出了一种适用于可扩展系统的高可靠chiplet互连网络架构。
技术实现思路
1、为了解决现有技术中的上述问题，即为了解决chiplet传统的互连技术在片上总线核片上互连网络面临着信号延迟、可扩展性和故障容错的问题，本专利技术第一方面，提
2、所述高速互连接口，包括协议层、数据链路层和物理层；所述高速互连接口，用于连接芯片中的不同芯粒，进行数据的跨芯粒传输；
3、所述互连一致性存储结构包括多个分布式cache；各分布式cache与对应的高速互联接口连接；所述分布式cache，用于接收对应高速互连接口帧解码后的信息，并判断是否可以完成数据交互，若否，则基于片上数据访问信息访问所述片上互连网络，完成数据存取；所述帧解码后的信息包括计算芯粒发出事务的地址信息、控制信息及数据信息；
4、所述片上互连网络与各分布式cache、以及未连接分布式cache的高速互连接口连接；所述片上互连网络包括多个具有数据传输层级关系的路由器节点，各路由节点通过无线多跳网状拓扑网络结构连接；
5、所述层次化外设空间，包括高速存储空间、高速外设空间、低速外设空间；所述高速存储空间直接挂载在所述片上互连网络；所述高速外设空间通过高速总线挂载在所述片上互连网络；所述低速外设空间通过低速总线挂载在所述片上互连网络。
6、在一些优选的实施方式中，所述协议层，用于将所述片上互连网络中的协议数据格式转换为适用于芯粒间数据传输的数据帧格式；还用于将自定义协议或所述片上互连网络通用的传输协议向芯粒间传输帧格式进行转换；
7、所述数据链路层，用于将帧格式转换后的数据包通过crc\ecc校验位进行错误检测与校正，校正后通过多数据通道传输同一数据包的不同片段至所述物理层；还用于将所述物理层发来的数据包片段进行拼接后校验，然后发送至所述协议层；还用于将控制对应的高速互连接口传输模式的转换；
8、所述物理层，用于将所述数据链路层传来的数据包进行并转串后进行信号加扰，或将接口对端传来的信号解扰后串转并，发送至所述数据链路层；还用于当数据发生异常情况时，通过重新发送数据进行补发，以保证数据的完整性和正确性；所述异常情况包括数据丢失、错误或超时。
9、在一些优选的实施方式中，所述分布式cache包括本地cache、非本地cache；其中，与所述高速互连接口直接连接的cache为本地cache，未与所述高速互连接口直接连接的cache为非本地cache。
10、在一些优选的实施方式中，所述分布式cache包括地址译码器、ram、控制器与侦听滤波器；
11、所述地址译码器，用于对所访问地址进行译码；所述ram，用于存储数据与标记信息；所述控制器，用于判断此次访问是否命中并发送事务处理的控制信号；所述侦听滤波器，用于存储非本地cache的数据信息。
12、在一些优选的实施方式中，当计算芯粒发出事务请求后，所述事务请求在所述分布式cache中的执行过程为：
13、当计算芯粒发出事务请求后，通过所述高速互联接口传入互联网络芯粒的本地cache中，所述事务请求经过所述地址译码器查询到对应的cache line提取所需数据及标记，其中标记采用mesi的一致性算法来记录cache line的状态信息，包括数据是否有效、数据是否在其他cache中被修改；
14、所述控制器将所述状态信息与所述事务请求的信息中的控制信号进行信息对比，确认cache是否命中，若所述状态信息与所述事务请求中的控制信号相一致即为cache命中，则在本地cache中完成数据交互，若未命中，则基于片上数据访问信息通过所述侦听滤波器将请求发送至所述片上互连网络，从所述层次化外设空间或非本地cache中进行数据存取。
15、在一些优选的实施方式中，所述路由器节点包括数据解码、数据校验模块、输入控制器、虚拟通道、交叉数据通路、仲裁管理单元、路由计算器、输出控制器；
16、当数据包进入路由器节点时，在输入端口进行数据解码，解码出所传输的数据、地址、控制信号，并发送至所述数据校验模块；
17、所述输入控制器，用于和上一级路由器之间进行信号交换，对数据链路进行流量控制，协调各数据链路之间的使用情况，避免单条链路过度拥塞；
18、所述数据校验模块，用于将传输的数据包中数据帧部分进行校验，若数据正确，则允许数据包进入虚拟通道内，若错误，则向前级路由器节点发送数据重传信号；
19、校验正确的数据对应的解码后的地址和控制信号会分别传入所述路由计算器与所述仲裁管理单元；所述路由计算器根据传输目的地址进行传输路径选择；所述仲裁管理单元根据接收的控制信号中的优先级信息来对事务处理顺序进行仲裁排序；
20、仲裁排序信息与路径选择结果会交由所述输出控制器，所述输出控制器判断路径状态之后打开交叉数据通路进行数据输出。
21、在一些优选的实施方式中，所述高速存储空间内接ddr控制器和phy；所述高速存储空间的时钟域与所述片上互连网络同步，若存储需速率调节，则在存储内部进行。
22、在一些优选的实施方式中，所述高速外设空间连接高速外设接口；所述高速外设接口包括srio、pcie、以太网口及dma；
23、所述高速外设空间的时钟域与所述片上互连网络相同，协议层面通过转换桥来适配各种外设接口；所述高速外设空间设有访问ddr的权限。
24、在一些优选的实施方式中，所述低速外设空间连接的外设包括uart、spi、各种设备的控制寄本文档来自技高网...
【技术保护点】
1.一种适用于可扩展系统的高可靠Chiplet互连网络架构，其特征在于，该Chiplet互连网络架构包括：互连一致性存储结构、片上互连网络、层次化外设空间及多个高速互连接口；
2.根据权利要求1所述的一种适用于可扩展系统的高可靠Chiplet互连网络架构，其特征在于，
3.根据权利要求1所述的一种适用于可扩展系统的高可靠Chiplet互连网络架构，其特征在于，所述分布式Cache包括本地Cache、非本地Cache；其中，与所述高速互连接口直接连接的Cache为本地Cache，未与所述高速互连接口直接连接的Cache为非本地Cache。
4.根据权利要求3所述的一种适用于可扩展系统的高可靠Chiplet互连网络架构，其特征在于，所述分布式Cache包括地址译码器、RAM、控制器与侦听滤波器；
5.根据权利要求4所述的一种适用于可扩展系统的高可靠Chiplet互连网络架构，其特征在于，当计算芯粒发出事务请求后，所述事务请求在所述分布式Cache中的执行过程为：
6.根据权利要求5所述的一种适用于可扩展系统的高可靠Chipl
7.根据权利要求1所述的一种适用于可扩展系统的高可靠Chiplet互连网络架构，其特征在于，所述高速存储空间内接DDR控制器和PHY；所述高速存储空间的时钟域与所述片上互连网络同步，若存储需速率调节，则在存储内部进行。
8.根据权利要求1所述的一种适用于可扩展系统的高可靠Chiplet互连网络架构，其特征在于，所述高速外设空间连接高速外设接口；所述高速外设接口包括SRIO、PCIe、以太网口及DMA；
9.根据权利要求1所述的一种适用于可扩展系统的高可靠Chiplet互连网络架构，其特征在于，所述低速外设空间连接的外设包括UART、SPI、各种设备的控制寄存器、定时器、中断控制器；
10.根据权利要求1所述的一种适用于可扩展系统的高可靠Chiplet互连网络架构，其特征在于，所述无线多跳网状拓扑网络结构包括Mesh型网络结构。
...【技术特征摘要】
1.一种适用于可扩展系统的高可靠chiplet互连网络架构，其特征在于，该chiplet互连网络架构包括：互连一致性存储结构、片上互连网络、层次化外设空间及多个高速互连接口；
2.根据权利要求1所述的一种适用于可扩展系统的高可靠chiplet互连网络架构，其特征在于，
3.根据权利要求1所述的一种适用于可扩展系统的高可靠chiplet互连网络架构，其特征在于，所述分布式cache包括本地cache、非本地cache；其中，与所述高速互连接口直接连接的cache为本地cache，未与所述高速互连接口直接连接的cache为非本地cache。
4.根据权利要求3所述的一种适用于可扩展系统的高可靠chiplet互连网络架构，其特征在于，所述分布式cache包括地址译码器、ram、控制器与侦听滤波器；
5.根据权利要求4所述的一种适用于可扩展系统的高可靠chiplet互连网络架构，其特征在于，当计算芯粒发出事务请求后，所述事务请求在所述分布式cache中的执行过程为：
6.根据权利要求5所述的一种适用...
【专利技术属性】
技术研发人员：薛翔宇，周亮，张梅梅，庄伟，陈雷，飞海东，郝帅，高云飞，马梓宁，王益男，禹莹，王兴凤，张钦增，
申请(专利权)人：北京微电子技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。