溅射设备和半导体器件的制造方法技术

半导体器件制造方法，用于形成高熔点金属硅化物层，在溅射设备不造成损坏条件下溅射高熔点金属，还提供了其溅射设备。方法中，在有半导体元件栅极的硅衬底上淀积高熔点金属形成高熔点金属膜，然后热处理，在与膜的界面上形成高熔点金属硅化物，在到达栅极的电荷量Ｑ小于５Ｃ／ｃｍ↑［２］时用磁控溅射设备淀积高熔点金属膜。溅射设备３０设有含导电材料的有许多从靶到晶片的通孔的校准板３２，位于靶夹具１６与晶片夹具１４间并接地。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及溅射高熔点金属用的溅射设备，特别涉及使栅，源和漏的各表面硅化物按表面自重合方式造成低电阻的MOS型场效应晶体管(MOSFET)的制造方法。此外，本专利技术还涉及溅射设备，在该设备中，可在多晶硅膜上溅射高熔点金属，按该方法，当在栅电极上形成由高熔点金属膜构成的高熔点金属硅化物时，不会造成栅氧化膜中的绝缘耐压下降。作为半导体器件的一种制造方法的现有的硅化物工艺已由日本专利申请平2-45923公开。参见图3A至3D的纵剖面图所示的工艺步骤说明制造半导体器件的现有方法。如图3A所示，用公知方法在P型硅衬底301形成N-阱302。之后，用选择氧化法在P型硅衬底301的表面上形成作为场绝缘膜的场氧化膜303。在被该场氧化膜303包围的有源区内生长例如氧化膜的栅绝缘膜304和多晶硅，用公知方法掺磷，以降低多晶硅的电阻。之后，用公知的光刻和干腐蚀法对多晶硅刻图，形成栅电极305。之后，如图3A所示，用光刻和离子注入法形成低浓度N型杂质扩散层31和低浓度P型杂质扩散层314。之后，用公知的化学汽相淀积法(CVD)和腐蚀法在栅电极305的侧表面形成由氧化硅或氮化硅膜构成的侧壁(隔离层)306。之后，如图3B所示，用光刻和离子注入法形成N型杂质扩散层307和P型杂质扩散层308。按该方法，形成LDD结构，N型源-漏区307和P型源-漏区308。之后，除去多晶硅表面和半导体衬底表面的天然氧化膜，例如，在溅射工艺中淀积的钛膜。之后，如图3C所示，在700°C，在氮气氛中进行声速热处理(以后称作RTA)。由此只使与硅接触的钛膜309变成硅化物，以形成C49型结构的钛化硅层310。此外，这种情况下，使与场氧化膜303接触的钛膜309，隔离层306和半导体衬底上的部分钛膜氧化而变成氮化钛膜311。之后，如图3D所示，用如氨溶液和过氧化氢溶液的混合液进行选择性湿腐蚀，只除去还没反应的钛和氮化钛膜311。之后，在此所述的RTA的温度还高的温度，如800℃以上，进行RTA，形成比所述C49型结构的钛化硅层310的电阻率低的C54型结构的硅化钛层312。用所述的硅化物工艺使多晶硅305、N型和P型杂质扩散区307、308的表面变成按自对准方式的硅化物，并具有低电阻，使器件能高速工作。该制造工艺的优点是，只有所需要的区域可设在硅化物上。这种情况下，如图8所示，现有的磁控溅射设备10中，通常在溅射室12中设有安装硅晶片W的晶片夹具14，和在与晶片W隔开一定距离并与晶片W相对的位置设有固定靶T的阴极磁铁16。在多晶硅栅极上溅射Co的情况下，例如，用现有的磁控溅射设备10形成硅化钴的情况下，会在硅晶片上形成有电绝缘性差的栅氧化膜的芯片。实际上，在晶片周围会形成大量的这种芯片，造成合格率降低。这一段显示出用现有的磁控溅射设备10的测试结果，在溅射设备中在栅电极的多晶硅上按溅射条件溅射钴(Co)，形成Co膜。之后，用RTA形成硅化钴，之后，测试各芯片的栅氧化膜的绝缘耐压性。该测试中，用现有的磁控溅射设备10，在硅衬底20上形成的栅电极的多晶硅膜22上溅射钴，之后，进行RTA，形成硅化钴层，如图9所示。图9展示出用溅射工艺在栅电极的多晶硅膜22上形成Co膜24的状态。图9中，参考数字26表示隔离层，28表示栅氧化膜。溅射条件溅射室压力5至15mTorr气体流速Ar/50至100scc/m，溅射功率1.5kw但是，如附图说明图11所示，用现有的磁控溅射设备溅射钴，在晶片四周部分的芯片的栅绝缘膜显示出绝缘性后，比晶片上的全部芯片的预定绝缘耐压高的优良芯片的百分比，也就是所得的合格率为46％，正如图19所示实例1和2的试验综合结果所表示的。图11中，把栅氧化膜的绝缘差的程度高的芯片涂成黑色，把栅氧化膜的绝缘差的程度低的芯片涂成灰色格。但是，所述的制造半导体器件的现有方法的缺点是，形成栅多晶硅后，在多晶硅上溅射和淀积高熔点金属，结果，栅电极305由等离子产生的电荷充电，之后，栅耐压降低。就只在栅电极和扩散层上形成硅化物的方法而言，尽管该方法在硅化物形式工艺中有用，在溅射高熔点金属时设置接地结构，因此，能去除栅电极305表面上的天然氧化膜，栅电极305已经用杂质掺杂，结果它变成了浮动栅。因此，会出现在溅射中挡扳打开的问题。特别是，在溅射放电或等待时间的放电过程中，当晶片上开始溅射淀积之后，在栅电极上立即产生电荷。电荷流入栅绝缘膜304中引起栅耐压降低。当栅绝缘膜304的厚度做得薄或栅绝缘膜高集成时，这种现象会更明显。而且，当允许作为其优良构形时会成更严重的问题。由此，完成了本专利技术。本专利技术的目的是，提供一种制造半导体器件的方法，其中，在半导体的衬底上选择形成的绝缘膜之间形成高熔点金属的金属硅化物层。其中，在溅射设备不造成栅耐压降低的条件下溅射高熔点金属。此外，本专利技术的另一个目的是，提供能制造有高可靠性和低电阻的MOS型场效应晶体管的半导体器件的制造方法。此外，如上所述，存在的缺陷是，用现有的磁控溅射设备在多晶硅膜上溅射例如Co,Ti,Ni和W等高熔点金属时，栅氧化膜的绝缘特性会降低。为此，本专利技术的又一目的是，提供一种溅射设备，在该设备中可在多晶硅膜上溅射高熔点金属，按该方法，在栅电极上形成高熔点金属的硅化物膜时，栅氧化膜的绝缘耐压不会降低。为实现上述专利技术的目的，本专利技术提供了制造半导体器件的方法，其中，在形成有半导体元件的栅电极的硅衬底的整个表面上淀积高熔点金属，形成高熔点金属膜，之后，进行热处理，在它与高熔点金属膜之间的界面层形成高熔点金属的硅化物层，其中，用磁控溅射设备在达到栅电极的电荷量小于5C/cm2的条件下溅射和淀积高熔点金属膜。上述的磁控溅射设备的结构是，在其中，设置靶的尺寸，溅射和淀积高熔点金属，按此方法，在硅衬底外边可具有最大密度的等离子区。此外，也可把所述的磁溅射设备构成为在硅衬底的磁铁夹具覆盖有硅衬底的晶片侧表面的状态下溅射和淀积高熔点金属，并把晶片处的磁铁夹具的强度设置成能溅射和淀积高熔点金属，按该方法，可在有硅衬底的晶片上具有等离子最大密度区。此外，所述磁控溅射设备可构成为在电导体校准板插入靶与有硅衬底的晶片之间的间隙中的状态下能溅射和淀积高熔点金属。此外，要求所述的高熔点金属例如是钛、钴和镍中的一种。本专利技术中，在达到栅电极的电荷量Q小于5C/cm2的条件下溅射和淀积高熔点金属。因此，不会造成栅耐压下降。该作用说明如下。用氟酸腐蚀去除晶片上的天然氧化膜之后，溅射和淀积钛，之后，用氨水和过氧化氢的混合液在不作热处理的条件下湿腐蚀淀积的钛，图4表示出经上述处理后的晶片的栅耐压合格率。作为对比例，表示出未经溅射的测试项目。溅射钛并立即用所述腐蚀液腐蚀的情况下，一开始就出现了栅耐压不足，在溅射过程中栅耐压降低较大，与图4中Ⅱ所示的没溅射钛的合格率相比，上述的溅射钛的栅合格率更小，如Ⅰ所示。图5示出在对比没插校准板时的栅耐压合格率与溅射淀积时的栅耐压合格率的条件下，进行溅射淀积时在晶片与靶之间插入校准板时的栅耐压合格率。该情况下，按图4所示的相同方式溅射后，不加热进行湿腐蚀，并测试。发现，溅射淀积时在晶片与靶之间插入校准板的情况下的栅耐压合格率几乎是100％，耐压合格率Ⅴ与图5中Ⅳ所示的没进行溅射淀积的耐压合格率相同，与图5本文档来自技高网...

【技术保护点】
半导体器件的制造方法，其中，在形成有半导体元件的栅电极的硅衬底表面上淀积高熔点金属以形成高熔点金属的金属膜，之后，热处理，在与高熔点金属膜的界面层形成高熔点金属的金属硅化物层，在到达所述栅电极的电荷量小于５Ｃ／ｃｍ↑［２］条件下，改善用磁控溅射设备溅射淀积的高熔点金属膜。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：井上显，安彦仁，樋口实，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]