薄型球栅阵列基板制程制造技术

本发明专利技术提供一种薄型球栅阵列基板制程，先在该聚酰亚铵２１薄膜层上溅镀出一层薄铜；再于整个载体薄铜层表面上镀出一层相对较厚的铜层，再涂布感光涂料层，之后经过适当处理的光罩阻隔并予以曝光处理，使在感光涂料层上与光罩上的电路线路配置轨迹相对位置处吃掉，形成凹入的电路线路轨迹。在该载体表面的铜上电镀，使其镀出的高度和该上积层感光涂料同高。除去感光涂料层，蚀刻去除表面的铜层多余的部分。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种薄型球栅阵列(Thin Ball Grid Array，TBGA)基板(Subs trate)制程(Process)。一般的可持式行动电子电器设备讲究轻、薄、体积小等特性，故多采用薄型球栅阵列基板作为应用母扳，而该习知的薄型球栅阵列基扳的电路布局的制程，一般采用电解电镀与无电镀(即化学电镀)法，以下将电解电镀制程示意如下制程a使用聚酝亚铵薄膜层(polyimide film)作为载体。制程b在该聚酝亚铵薄膜层上先溅镀出一层薄铜。制程c于载体的薄铜层表面上再电镀出一层相对较厚的铜层。制程d在载体最上层与最下层涂适当厚度的整片积层感光涂料层。制程e在顶层上方与底层下方分别设置一光罩，该光罩上具有可透光的电路线路轨迹，并予以曝光处理。制程f经曝光处理后显影，使在积层感光涂料层上相对于电路线路轨迹的位置被去除，其余部份留下，使在积层感光涂料层上形成凹入的电路线路轨迹图。制程g在表面镀铜，使该凹入的电路线路轨迹底面的铜层上再镀出一层铜，使与积层感光涂料层同高。制程h于底层施以蚀刻作业，使在制程f显影去除的电路线路轨迹的位置的聚酝亚铵薄膜层被吃去。制程i以药剂洗去积层的感光涂料层。制程j去除表面的铜层多余的部份，仅保留电路线及其电镀线。制程k利用电镀线接引电镀设备的正负极来进行电镀作业，使各电路线表层镀上镍、金等金属电镀层。上述电解电镀制法虽可镀出较厚的电路厚度、且可选择较多种类的金属来镀在铜线路上，但此法会留下电镀线，造成高速信号传送时产生传送延迟、杂讯、信号能量衰减，电气特性不佳；另一种制法为无电镀(化学电镀)制法仅能在现有的电路线上再覆以镍(Ni)、金(Au)及锡(Sn)等金属，且其镀层厚度有所限制，但最大的优点即是在基板上无电镀线，有较佳的电路特性；而尚无任何一种制程即可维持电解电镀制法的可得到较厚的电路电镀层的优点，又可消除该电镀线来获得效佳电气特性的制程方法。本专利技术的目的在于，提供一种薄型球栅阵列基板制程，其可克服目前习知薄型球栅阵列基板制程的无法兼顾「无电镀」与「电解电镀」优点的缺陷，提供一种既可采用电镀方式可镀高电路线厚度的优点，却又不会将该电镀线留在基板的制程。本专利技术的目的是这样实现的一种薄型球栅阵列基板制程，是可将基板电路镀一较佳厚度、并可将基板上的电镀线去除的制程；其制程如下制程a使用聚酰亚铵薄膜层作为载体；制程b在聚酰亚铵薄膜层上溅镀出一层薄铜；制程c于载体薄铜层表面上快闪镀出一层相对较厚的铜层；制程d在载体的上层与下层涂适当厚度的整片的上、下积层感光涂料层；制程e在顶层上方与底层下方分别设置一光罩，该光罩上具有可透光的电路线路轨迹，并予以曝光处理；制程f经曝光处理后显影，使在上、下积层成光涂料层上相对于电路线路配置轨迹的位置处被去除，其余部份留下，使在上、下积层感光涂料层上形成凹入的电路线路轨迹配置图；制程g在载体表面镀铜，使该凹入的电路线路轨迹底下的铜层上再镀出一层铜，其高度与上积层感光涂料层略低；制程h于载体底层施以蚀刻作业，去除底面的凹入的电路线路轨迹，即不被积层感光涂料覆盖的聚酰亚铵薄膜层处被吃去；制程i在该载体表面的铜上即(凹入的电路线路轨迹的位置处)以连接焊料的金属村料电镀，使其镀出的高度和该上积层感光涂料层同高；制程j以药剂洗去残余的上积层的感光涂料层及下积层的感光涂料层；制程k蚀刻去除表面的电路线其余部分，仅保留电路线及连接焊接的金属材料。应用本专利技术的薄型球栅阵列基板制程，其具有前述两种制程优点，即既可采用更多电镀种类的金属来电镀，又可镀出较厚的电路，且又不会留下电镀线在基板上。为使本专利技术的上述目的得以实现，并可更清楚了解其使用的结构原理，下面结合附图进一步详细说明本专利技术附图说明图1a-1k为习知TBGA基板的电解电镀制程示意图。图1L为图1f的立体示意图。图2a-2k为本专利技术的TBGA基板制程示意图。图2L为图2f的立体示意图。图中符号简要说明1、载体，11、聚酰亚铵，12、铜，13、铜层，14、积层感光涂料，15光罩，151、电路线路轨迹，16、铜，17、电镀线，18、镍、金等金属电镀层，19、电路线；2、载体，21、聚酰亚铵，22、铜，23、铜层，24、积层感光涂料，241、凹入的电路线路轨迹，25、下积层感光涂料，251、凹入的电路线路轨迹，26、光罩，261、电路线路轨迹，27、铜，29、连接焊料的金属材料；3、电路线。请参阅第1a-1k图所示，习用制程一般采用电解电镀与无电镀(即化学电镀)法，以下将电解电镀制程示意如下制程a使用聚酰亚铵11薄膜层(polyimide film)作为载体1。制程b在该聚酰亚铵11薄膜层上先溅镀出一层薄铜12。制程c于载体1薄铜12层表面上再电镀出一层相对较厚的铜层13。制程d在载体1最上层与最下层涂适当厚度的整片积层感光涂料层14。制程e在顶层上方与底层下方分别设置一光罩15，该光罩15上具有可透光的电路线路轨迹151，并予以曝光处理。制程f经曝光处理后显影，使在积层感光涂料14层上相对于电路线路轨迹151的位置被去除，其余部份留下，使在积层感光涂料层上形成凹入的电路线路轨迹图。制程g在表面镀铜16，使该凹入的电路线路轨迹底面的铜层13上再镀出一层铜16，使与积层感光涂料14层同高。制程h于底层施以蚀刻作业，使在制程f显影去除的电路线路轨迹的位置的聚酰亚铵11薄膜层被吃去。制程i以药剂洗去积层的感光涂料层14。制程j去除表面的铜层13多余的部份，仅保留电路线19及其电镀线17(请参照第1K图所示)。制程k利用电镀线17接引电镀设备的正负极来进行电镀作业，使各电路线19表层镀上镍、金等金属电镀层18。上述电解电镀制法虽可镀出较厚的电路厚度、且可选择较多种类的金属来镀在铜线路上，但此法会留下电镀线，造成高速信号传送时产生传送延迟、杂讯、信号能量衰减，电气特性不佳。请参照图2a-图2k所示，本专利技术主要是一种薄型球栅阵列(TBGA)基板(Substrate)制程，其可克服目前习知薄型球栅阵列基板制程的无法兼顾「无电镀」与「电解电镀」优点的缺陷，提供一种既可采用电镀方式可镀高电路线厚度的优点，却又不会将该电镀线留在基板的制程。请配合参照图2a-图2k所示并对应以下的a-k各制程，首先制程a使用聚酰亚铵21薄膜层(polyimide film)作为载体2。制程b为能该聚酰亚铵21薄底层上长出铜层23，故先在该聚酰亚铵21薄膜层上溅镀出一层薄铜22。制程c于整个载体2薄铜层22表面上镀出一层相对较厚的铜层23，以作为后续电镀的媒介。制程d在整体载体2的最上层与最下层涂布适当厚度的整片的上、下积层感光涂料层24、25。制程e在顶层上方与底层下方分别设置一光罩26，该光罩26上具有可透光的电路线路轨迹261，并予以曝光(exposure)处理。制程f经曝光处理后显影，使在上、下积层感光涂料层24、25上相对于电路线路配置轨迹261的位置处被去除，其全部份留下，使在上、下积层感光涂料层24上形成凹入的电路线路轨迹241、251配置图。制程g在载体2表面镀铜27，使该凹入的电路线路轨迹241底下的铜层23上再镀出一层铜27，其高度与上积层感光涂料层24略低。制程h于载体2底层施以蚀刻(etching)作业，去除底本文档来自技高网...

【技术保护点】
一种薄型球栅阵列基板制程，是可将基板电路镀一较佳厚度、并可将基板上的电镀线去除的制程；其制程如下：制程ａ：使用聚酰亚铵薄膜层作为载体；制程ｂ：在聚酰亚铵薄膜层上溅镀出一层薄铜；制程ｃ：于载体薄铜层表面上快闪镀出一层相对较厚的铜层 ；制程ｄ：在载体的上层与下层涂适当厚度的整片的上、下积层感光涂料层；制程ｅ：在顶层上方与底层下方分别设置一光罩，该光罩上具有可透光的电路线路轨迹，并予以曝光处理；制程ｆ：经曝光处理后显影，使在上、下积层成光涂料层上相对于电路线路 配置轨迹的位置处被去除，其余部份留下，使在上、下积层感光涂料层上形成凹入的电路线路轨迹配置图；制程ｇ：在载体表面镀铜，使该凹入的电路线路轨迹底下的铜层上再镀出一层铜，其高度与上积层感光涂料层略低；制程ｈ：于载体底层施以蚀刻作业，去除 底面的凹入的电路线路轨迹，即不被积层感光涂料覆盖的聚酰亚铵薄膜层处被吃去；制程ｉ：在该载体表面的铜上即（凹入的电路线路轨迹的位置处）以连接焊料的金属村料电镀，使其镀出的高度和该上积层感光涂料层同高；制程ｊ：以药剂洗去残余的上积层的感 光涂料层及下积层的感光涂料层；制程ｋ：蚀刻去除表面的电路线其余部分，仅保留电路线及连接焊接的金属材料。...

【技术特征摘要】

【专利技术属性】
技术研发人员：谢文乐，庄永成，黄宁，陈慧萍，蒋华文，张衷铭，涂丰昌，黄富裕，张轩睿，胡嘉杰，
申请(专利权)人：华泰电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]