布线基板和采用其的半导体器件制造技术

本发明专利技术提供一种布线基板，具备具有通孔部的内层布线板。在内层布线板的至少一方的主面上，叠层形成多层叠层。这些叠层，例如作为电源类通路具有直线地多段叠加通路的叠层通路。叠层通路具有通路直径比构成其的其它通路大的大直径通路。或者，叠层通路，由通路直径比同一层内的其它通路大的大直径通路构成。

【技术实现步骤摘要】

本专利技术涉及用于半导体元件的封装基板等的布线基板和采用其的半导体器件。
技术介绍
半导体元件的封装基板，要求具有高密度的布线。因此，多采用具有在内层布线板(芯基板)的两面或单面交替叠层绝缘层和布线层的组合结构的多层布线基板(叠层基板)。在叠层间的连接中使用通路。为了与半导体元件的小型化、高集成化等对应，有信号类通路的直径更微细化的倾向。即，为了通过增加在半导体元件周边部的信号布线区域上的突点(信号突点)的列数，避免层数增加造成的成本上升，需要在信号突点间(在封装基板侧，焊盘间)使布线通过。因此，在使信号布线微细化的同时，要求使通路直径微细化。尤其，随着信号突点的排列数的增加，由于在信号突点间(在封装基板侧，焊盘间)通过的信号数增多，因此信号类通路直径有更加微细化(小直径化)的倾向。另外，在电源类通路中谋求降低电感。为此，一直在研究采用叠层通路(Stacked Via)结构(例如，参照特开2003-264253号公报)。叠层通路是直线地多段叠加通路，能够缩短布线距离。叠层通路对于降低电感是有效的。对此，与通常的信号类通路同样，在偏移配置通路的位置的情况下，需要按偏移的距离部分的余本文档来自技高网...

【技术保护点】
一种布线基板，具备，具有通孔部的内层布线板；和多层叠层，其叠层形成在所述内层布线板的至少一方的主面上，并且具有与所述通孔部电连接的通路；其特征在于：所述多层叠层，具有直线地多段叠加所述通路的叠层通路，并且所述 叠层通路具有通路直径比构成其的其它通路大的大直径通路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：三浦正幸，加藤克人，池边宽，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]