通孔短线减小的高速电路化衬底，其制作方法及利用其的信息处理系统技术方案

本发明专利技术揭示一种电路化衬底，其包括复数个导电层和介电层且还包括复数个位于其中的用于将高速信号（例如）从安装在所述衬底上的一个组件传送至另一组件的导电通孔。所述衬底利用一信号选路模式，该模式在任何可能的地方使用每个通孔的最大长度，以借此基本上消除由通孔“短线”谐振引起的信号损耗（噪声）。本发明专利技术还提供一种使用多于一个电路化衬底的多层电路化衬底组合件、一种使用电路化衬底及一个或多个电组件的电组合件、一种制作所述电路化衬底的方法及一种包括一个或多个电路化衬底组合件及附属组件的信息处理系统。

【技术实现步骤摘要】
,其制作方法及利用其的信息处理系统的制作方法
本专利技术涉及电路化衬底，一个主要实例是多层印刷电路板(pcb)，其包括复数个位于其中的用于提供形成衬底一部分的不同导电(例如，信号)层之间的互连的通孔。本专利技术也涉及制作此种衬底的方法及能够利用此种衬底作为其一部分的各种产品(例如，信息处理系统)。最具体而言，本专利技术涉及此种衬底、方法和其中所述衬底是被称为高速类型衬底的产品。对共同待决申请案的交叉参考本申请案是名称为“高速电路板及其制作方法”的2003年1月30日提交的第10/354,000号申请案(专利技术人B.Chan等)的部分接续申请案。
技术介绍
随着对诸如电子组件(例如半导体芯片及包括半导体芯片的模块，其固定在诸如芯片载体及印刷电路板(pcbs)的电路化衬底上且通过衬底的电路耦接在一起)等电子结构的工作要求的增加，主衬底也必须能够对其进行补偿。一种特定的增加是需要所安装组件之间的较高频率连接，如上所述，此种连接通过下面的主衬底进行。此种连接受到此种习知衬底布线的固有特性所引起的不利影响，例如信号恶化。例如，信号恶化由信号对阶跃变化的响应的“上升时间”或“下降时间”来表达。可使用公式(Z0*C)/2对信号的恶化进行量化，其中Z0是传输线特征阻抗，且C是通路电容量。与上文提及的母专利申请案中所定义的本专利技术的0.5pf埋入式通路的12.5ps衰减相比，在一具有标准50Ω传输线阻抗的导线中，具有4皮法(pf)电容的镀通孔通路将代表100皮秒(ps)上升时间(或下降时间)衰减。在以800MHZ或更快的频率操作的系统(其中存在200ps或更快的相关信号跃迁速率)中，这种差异是显著的。本文中所教示的衬底能够提供至少约3.0至约10.0吉比特/秒(Gb/s)范围内的信号速度，其表明需增加此一最终结构的复杂度。由于组件(尤其是芯片)之间的连接中直流电流(dc)电阻最大值所施加的限制，标准高性能(高速)衬底(例如用于习知芯片载体及多层pcb的衬底)一直不能提供超过一特定点的布线密度。类似地，高速信号需要比正常pcb线路更宽的线路，以最小化长线路中“集肤效应”损耗。生产具有所有宽线路的pcb将是不切实际的，主要是因为所产生的最终板需要的多余厚度。从设计角度上讲，这种增加的厚度显然是不可接受的。如下文所标出的专利中所引用的实例所举例说明，人们已经使用各种替代技术来尝试提供此种高速信号处理，但是这些技术通常也需要对衬底做出不可接受的修改，这对大规模生产及/或一个相对简单构造的产品是无益的。同样，这些技术中的大多数也增加了制成品的最终成本。如上所述，本专利技术涉及利用将在本文中称作“通孔”的电路化衬底及所产生的组合件。这些通孔通常是部分或全部延伸穿过衬底厚度用于彼此互连各个层及/或组件的电镀(使用诸如铜等冶金)开孔。每个通孔可互连数个此类层及/或组件。如果仅位于多层结构内部，那么这种通孔通常被简单地称作“通路”，而如果这些通孔自衬底的一个或多个表面延伸一预定深度，那么它们被称作“盲孔”。如果这些通孔自一个表面到另一表面几乎延伸穿过整个结构厚度，那么这种通孔在所属技术中通常被称作“电镀通孔”(pth)。本文中使用的术语“通孔”意在包括所有三种类型的此种开孔。根据上文描述可知，包括此种通孔的习知衬底通常受到上文所述通路电容-信号衰减问题的影响，如果所使用的通孔具有一延伸长度且许多信号通过其上时仅通过其一部分长度，那么此问题可被大大地放大。见下面的紧接的更多说明。使用通孔作为其一部分的多层电路化衬底存在的另一个信号传输问题是由通孔“短线”引起的被称作信号损耗的问题。显然，使用上文所界定类型的通孔被认为对于给多层结构提供最大操作能力来说是必须的。然而，当信号不沿通孔的整个长度传送时(例如，这些信号传送至也耦接至所述通孔但仅以其部分深度耦接至所述通孔的内部导电层)，会出现信号“冲突”，因为部分信号趋向于遍历通孔的剩余长度(“短线”)而另一部分将直接传送至内部层。由于信号的遍历部分的“反弹”，这种“冲突”的结果是信号“噪声”或损耗。如本文中所解释，本专利技术能够基本上消除此种损耗。在第5,638,287号美国专利中，阐述了多种信号选路电路(例如，在印刷电路插件或板上)，该信号选路电路据说可将具有很短上升时间的脉冲信号自一有损驱动器选路至多个器件。在这些选路电路中，一复杂的导体网络自一邻近驱动器输出的公共接点分支出多个(在所揭示的实施例中为三个)长度不等的传导路径。根据本专利技术，驱动器的内部阻抗与分支路径的组合特征阻抗相匹配，且无损补偿电路被附着至一最短分支路径。补偿电路经设计以通过最短分支将预定形式的信号反射传输至驱动器处的分支接点。如果没有补偿电路，则自最短路径提供至分支接点的反射与自其他分支路径提供至该接点的反射是不同的。因此，重反射自接点返回至分支，引起器件处所检测到的信号的失真。然而，如果补偿电路连接到最短分支中，则自该分支提供至接点的反射以与其他分支提供的反射相匹配的形式出现；且来自所有分支的反射然后在驱动器接点消去。因此，由于没有重反射，在器件处检测到的信号失真明显降低。在一优选实施例中，补偿电路由一具有预定长度(代表一具有预定相位迟延特性的传输线短线)的与具有预定电容(决定补偿反射的形状)的一个点电容(或几个点电容)串联的印刷电路迹线所构成。延伸超出最短分支末端的补偿电路连接在该分支的末端与参考电位(例如，大地)之间。最短分支的末端也被附着至需要用来检测出现在该点的信号的器件。揭示了一种特别用于分析这种网络(及总体用于分析传输线效应)的新方法和极化桥器件。这种方法和器件允许准确地观察和比较发源于一共用接点的网络分支中产生的反射，及精确地确定用于修改这种反射的合适的补偿。在第6,084,306号美国专利中阐述了一集成电路封装，其具有第一及第二层、复数个与第一层形成一体的选路衬垫、复数个分别设置于所述第一层的上下表面上的上下导管(其中一个上导管电连接至一个下导管)、复数个设置于第二层上的衬垫、多个将衬垫电连接至下导管的通路及粘结于具有焊垫的第二层上的一芯片(其中至少一个芯片电连接至一个选路衬垫)。在第6,353,539号美国专利中阐述了一种印刷电路板，其包括固定在印刷电路板第一侧上的第一组件。第二组件有与第一组件相同的管脚引出线。第二组件安装在印刷电路板的第二侧上。第一信号线将耦接至第一组件上第一触点的第一焊盘与耦接至第二组件上相应的第一触点的第二焊盘相连接。第二信号线将耦接至第一组件上第二触点的第三焊盘与耦接至第二组件上相应的第二触点的第四焊盘相连接。第一信号线与第二信号线长度相等。本专利讨论不同的通路“短线”长度。在第6,526,519号美国专利中阐述了一种用于减小印刷电路板上定时偏移的装置和方法，该印刷电路板包括复数个互连第一节点和第二节点的传导迹线。移除一印刷电路板迹线的至少一部分以切断一迹线且阻止信号沿被切断的迹线自第一节点传送至第二节点。以这种方式，可调节信号路径长度以减小电路中的定时偏移。可通过使用激光、CVD、刻模机、等离子或通过使足够的电流穿过迹线的薄弱区域来从所述迹线移除部分迹线。在第6,541,712号美国专利中阐述了一种多层印刷电路板，其包括具有导电上部、导电下部及上部与下部之间的一电绝缘中间部分的通本文档来自技高网...

【技术保护点】
一种高速电路化衬底，其包括：复数个导电层；复数个介电层，其交替定位在所述导电层的所选择对之间且使所述导电层彼此电绝缘；复数个通孔，其间隔定位在所述衬底中并延伸穿过所述介电层和所述导电层中的所选择层，以将所述导电层中的所选择层电互连至所述导电层中的另一个层以允许电信号在所述互连导电层之间传送，所述电信号穿过所述通孔的最大长度以便基本上消除由通孔短线引起的信号损耗。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：本森陈，约翰M劳弗尔，
申请(专利权)人：安迪克连接科技公司，
类型：发明
国别省市：US[美国]