数据接收电路以及半导体装置制造方法及图纸

本公开实施例提供一种数据接收电路以及半导体装置，数据接收电路包括多条数据路径，第i数据路径包括：放大电路，被配置为，放大输入数据的电压以及参考电压之间的压差并输出第一信号对；采样电路，被配置为，接收相应的采样时钟，对第一信号对进行采样并输出第二信号对；第一电路，被配置为，接收N条数据路径输出的第二信号对，基于接收到的所有第二信号对，输出相应的抽头控制信号，抽头控制信号为多比特信号，N≤M；第二电路，被配置为，接收抽头控制信号，并响应于抽头控制信号，以与抽头控制信号相对应的调节值调整第i数据路径中的第一信号对的电平。本公开实施例至少有利于降低电路复杂度，降低负载，提升输入数据传输速度。提升输入数据传输速度。提升输入数据传输速度。

【技术实现步骤摘要】
数据接收电路以及半导体装置


[0001]本公开实施例涉及半导体
，特别涉及一种数据接收电路以及半导体装置。

技术介绍

[0002]在存储器应用中，随着信号传输速率越来越快以及时钟频率的增大，输入数据信道损耗对信号质量的影响越来越大，容易导致码间干扰(ISI，Intersymbol Interference)。ISI是指由于输入数据信道的带宽的限制而引起的先前传输的输入数据影响当前传输的输入数据的传输的现象。目前通常利用均衡电路对输入数据信道进行补偿，以期降低码间干扰带来的不良影响，均衡电路可以选择CTLE(Continuous Time Linear Equalizer，连续线性均衡电路)或DFE(Decision Feedback Equalizer，判决反馈均衡电路)。
[0003]然而，目前采用的均衡电路相对复杂，影响输入数据传输速度。

技术实现思路

[0004]本公开实施例提供一种数据接收电路以及半导体装置，至少有利于在降低码间干扰问题的同时，减小电路复杂度，提升输入数据传输速度。
[0005]根据本公开一些实施例，本公开实施例一方面提供一种数据接收电路，包括：多条数据路径，所述多条数据路径均接收输入数据和采样时钟，且每条所述数据路径接收的所述采样时钟的相位不同，所述多条数据路径包括：按自然数递增编号的第1数据路径至第M数据路径，第i数据路径为所述多条数据路径中的任一条所述数据路径，1≤i≤M，M≥2，且所述第1数据路径至所述第M数据路径中，任意两个编号连续的所述数据路径接收的所述采样时钟之间的相位差相同；其中，所述第i数据路径包括：放大电路，被配置为，放大所述输入数据的电压以及参考电压之间的压差并输出第一信号对；采样电路，被配置为，接收相应的所述采样时钟，对所述第一信号对进行采样并输出第二信号对；第一电路，被配置为，接收N条所述数据路径输出的所述第二信号对，基于接收到的所有所述第二信号对，输出相应的抽头控制信号，所述抽头控制信号为多比特信号，N≤M；第二电路，被配置为，接收所述抽头控制信号，并响应于所述抽头控制信号，以与所述抽头控制信号相对应的调节值调整所述第i数据路径中的所述第一信号对的电平。
[0006]在一些实施例中，第i数据路径的所述第一电路接收除第i
‑
1数据路径以外的至少两条所述数据路径输出的所述第二信号对，所述第1数据路径的所述第一电路接收除所述第M数据路径以外的至少两条所述数据路径输出的所述第二信号对；其中，1＜i≤M，M≥3。
[0007]在一些实施例中，第i
‑
1数据路径的所述第一电路接收所述第i
‑
1数据路径输出的所述第二信号对以及所述第i数据路径输出的所述第二信号对；所述第M数据路径的所述第一电路接收所述第1数据路径输出的所述第二信号对以及所述第M数据路径输出的所述第二信号对。
[0008]在一些实施例中，所述第M数据路径的所述第一电路接收所述第1数据路径输出的所述第二信号对以及第2数据路径输出的所述第二信号对；所述第i
‑
1数据路径的所述第一电路接收所述第i数据路径输出的所述第二信号对和第i+1数据路径输出的所述第二信号对，i+1＜M；第M
‑
1数据路径的所述第一电路接收所述第1数据路径输出的所述第二信号对以及所述第M数据路径输出的所述第二信号对。
[0009]在一些实施例中，M为4，所述相位差为90
°
。
[0010]在一些实施例中，第i数据路径的所述第一电路接收包括所述第i数据路径输出的所述第二信号对，所述第1数据路径的所述第一电路接收包括第1数据路径输出的所述第二信号对；其中，1＜i≤M，M≥3。
[0011]在一些实施例中，N＝M。
[0012]在一些实施例中，所述第二信号对包括第二数据信号和第二互补数据信号，所述第二数据信号和所述第二互补数据信号互为反相信号，所述第二数据信号用于表征接收到的所述输入数据；所述抽头控制信号包括第一控制信号和第二控制信号，所述调节值包括第一调节值和第二调节值，所述第一控制信号与所述第一调节值相对应，所述第二控制信号与所述第二调节值相对应，且所述第一控制信号和所述第二控制信号均为多比特信号；其中，所述第一电路还被配置为：基于接收到的所有所述第二数据信号，输出相应的所述第一控制信号；基于接收到的所有所述第二互补数据信号，输出相应的所述第二控制信号。
[0013]在一些实施例中，所述第一电路还被配置为，接收置零信号以及N个抽头信号，其中，一所述抽头信号与一所述第二信号对相对应；任一所述第二信号对中，所述第二数据信号与第一子信号相对应，所述第二互补数据信号与第二子信号相对应，所述第一子信号为所述置零信号以及所述抽头信号中的一者，所述第二子信号为所述置零信号以及所述抽头信号中的另一者；其中，所述第一控制信号为，将接收到的所有所述第二数据信号对应的所述第一子信号进行加法运算得到；所述第二控制信号为，将接收到的所有所述第二互补数据信号对应的所述第二子信号进行加法运算得到。
[0014]在一些实施例中，所述置零信号的每一比特数据均为0，所述抽头信号的至少一比特数据为1；若所述第二数据信号为0，所述第二互补数据信号为1，则所述第一子信号为所述置零信号，所述第二子信号为所述抽头信号；若所述第二数据信号为1，所述第二互补数据信号为0，则所述第一子信号为所述抽头信号，所述第二子信号为所述置零信号。
[0015]在一些实施例中，所述第一电路还被配置为：基于接收到的所有所述第二数据信号，选择所述置零信号和/或从N个所述抽头信号中调用相应的所述抽头信号作为所述第一子信号，并将选择的所有所述第一子信号进行加法运算，以输出所述第一控制信号；基于接收到的所有所述第二互补数据信号，选择所述置零信号和/或从N个所述抽头信号中调用相应的所述抽头信号作为所述第二子信号，并将选择的所有所述第二子信号进行加法运算，以输出所述第二控制信号。
[0016]在一些实施例中，所述数据接收电路还包括：N个模式寄存器，每一所述抽头信号存储于相应的所述模式寄存器内。
[0017]在一些实施例中，所述数据接收电路还包括：寄存器，所述寄存器内存储有多个不同的所述第一控制信号以及多个不同的所述第二控制信号；所述第一电路包括：选择器，被配置为，基于接收到的所有所述第二数据信号从所述寄存器内调用相应的所述第一控制信
号，并向所述第一电路提供所述第一控制信号，基于接收到的所述第二互补数据信号从所述寄存器内调用相应的所述第二控制信号，并向所述第一电路提供所述第二控制信号。
[0018]在一些实施例中，所述数据接收电路还包括：加法器，被配置为，获取2N个所述抽头控制信号并将所述抽头控制信号存储至所述寄存器内；其中，每一所述抽头控制信号为对N个所述置零信号以及N个所述抽头信号中任意选择N个信号进行加法运算，且不同的所述抽头控制信号基于不同的N个所述信号进行加法运算得到。
[0019]在一些实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据接收电路，其特征在于，包括：多条数据路径，所述多条数据路径均接收输入数据和采样时钟，且每条所述数据路径接收的所述采样时钟的相位不同，所述多条数据路径包括：按自然数递增编号的第1数据路径至第M数据路径，第i数据路径为所述多条数据路径中的任一条所述数据路径，1≤i≤M，M≥2，且所述第1数据路径至所述第M数据路径中，任意两个编号连续的所述数据路径接收的所述采样时钟之间的相位差相同；其中，所述第i数据路径包括：放大电路，被配置为，放大所述输入数据的电压以及参考电压之间的压差并输出第一信号对；采样电路，被配置为，接收相应的所述采样时钟，对所述第一信号对进行采样并输出第二信号对；第一电路，被配置为，接收N条所述数据路径输出的所述第二信号对，基于接收到的所有所述第二信号对，输出相应的抽头控制信号，所述抽头控制信号为多比特信号，N≤M；第二电路，被配置为，接收所述抽头控制信号，并响应于所述抽头控制信号，以与所述抽头控制信号相对应的调节值调整所述第i数据路径中的所述第一信号对的电平。2.如权利要求1所述的数据接收电路，其特征在于，所述第二信号对包括第二数据信号和第二互补数据信号，所述第二数据信号和所述第二互补数据信号互为反相信号，所述第二数据信号用于表征接收到的所述输入数据；所述抽头控制信号包括第一控制信号和第二控制信号，所述调节值包括第一调节值和第二调节值，所述第一控制信号与所述第一调节值相对应，所述第二控制信号与所述第二调节值相对应，且所述第一控制信号和所述第二控制信号均为多比特信号；其中，所述第一电路还被配置为：基于接收到的所有所述第二数据信号，输出相应的所述第一控制信号；基于接收到的所有所述第二互补数据信号，输出相应的所述第二控制信号。3.如权利要求2所述的数据接收电路，其特征在于，所述第一电路还被配置为，接收置零信号以及N个抽头信号，其中，一所述抽头信号与一所述第二信号对相对应；任一所述第二信号对中，所述第二数据信号与第一子信号相对应，所述第二互补数据信号与第二子信号相对应，所述第一子信号为所述置零信号以及所述抽头信号中的一者，所述第二子信号为所述置零信号以及所述抽头信号中的另一者；其中，所述第一控制信号为，将接收到的所有所述第二数据信号对应的所述第一子信号进行加法运算得到；所述第二控制信号为，将接收到的所有所述第二互补数据信号对应的所述第二子信号进行加法运算得到。4.如权利要求3所述的数据接收电路，其特征在于，所述置零信号的每一比特数据均为0，所述抽头信号的至少一比特数据为1；若所述第二数据信号为0，所述第二互补数据信号为1，则所述第一子信号为所述置零信号，所述第二子信号为所述抽头信号；若所述第二数据信号为1，所述第二互补数据信号为0，则所述第一子信号为所述抽头信号，所述第二子信号为所述置零信号。5.如权利要求3所述的数据接收电路，其特征在于，所述第一电路还被配置为：基于接收到的所有所述第二数据信号，选择所述置零信号和/或从N个所述抽头信号中调用相应的所述抽头信号作为所述第一子信号，并将选择的所有所述第一子信号进行加法
运算，以输出所述第一控制信号；基于接收到的所有所述第二互补数据信号，选择所述置零信号和/或从N个所述抽头信号中调用相应的所述抽头信号作为所述第二子信号，并将选择的所有所述第二子信号进行加法运算，以输出所述第二控制信号。6.如权利要求5所述的数据接收电路，其特征在于，所述数据接收电路还包括：N个模式寄存器，每一所述抽头信号存储于相应的所述模式寄存器内。7.如权利要求3所述的数据接收电路，其特征在于，所述数据接收电路还包括：寄存器，所述寄存器内存储有多个不同的所述第一控制信号以及多个不同的所述第二控制信号；所述第一电路包括：选择器，被配置为，基于接收到的所有所述第二数据信号从所述寄存器内调用相应的所述第一控制信号，并向所述第一电路提供所述第一控制信号，基于接收到的所述第二互补数据信号从所述寄存器内调用相应的所述第二控制信号，并向所述第一电路提供所述第二控制信号。8.如权利要求7所述的数据接收电路，其特征在于，所述数据接收电路还包括：加法器，被配置为，获取2N个所述抽头控制信号并将所述抽头控制信号存储至所述寄存器内；其中，每一所述抽头控制信号为对N个所述置零信号以及N个所述抽头信号中任意选择N个信号进行加法运算，且不同的所述抽头控制信号基于不同的N个所述信号进行加法运算得到。9.如权利要求2所述的数据接收电路，其特征在于，所述第一信号对包括第一数据信号和第一参考数据信号，所述放大电路包括第一节点和第二节点，所述第一节点输出所述第一数据信号，所述第二节点输出所述第一参考数据信号；所...

【专利技术属性】
技术研发人员：李思曼，严允柱，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：