一种校正方法与校正装置制造方法及图纸

本申请公开了一种校正方法与校正装置。校正装置用于对非线性系统中IQ信号的非线性失真分量进行校正，非线性系统包括前端器件与数字下转换器，校正装置包括训练信号源、开关、处理器和校正模块；训练信号源与外界信号的接收链路通过开关与非线性系统的前端器件选通连接，数字下转换器与校正模块连接，处理器分别与训练信号源、开关、数字下转换器和校正模块连接；处理器通过控制开关使非线性系统处于训练模式或校正模式，当非线性系统处于训练模式时，处理器计算校正参数并加载到校正模块中；当非线性系统处于校正模式时，校正模块对数字下转换器的输出信号进行非线性校正，得到无失真的IQ信号。本申请能够有效去除非线性系统所产生的信号失真。产生的信号失真。产生的信号失真。

【技术实现步骤摘要】
一种校正方法与校正装置


[0001]本申请涉及信号处理
，尤其涉及一种校正方法与校正装置。

技术介绍

[0002]为了处理高速率通信信号，一些信号处理系统往往使用数字下转换(Digital Down Converter，DDC)技术对高速信号进行变频、抽取等操作，使其转换为低速IQ(In
‑
phase Quadrature，同相正交)信号。这些系统的前端器件，例如功率放大器和模数转换器等器件不可避免地会将非线性杂散引入到接收信号中，造成接收信号的非线性失真，非线性失真分量的存在将会显著影响通信设备的性能。
[0003]如图1所示，假设非线性系统的输入信号为双音信号，经过射频前端和模数转换器之后，将引入二阶、三阶等非线性失真分量，经过数字下转换器处理之后，截取的带内信号将残留部分非线性失真分量，严重影响非线性系统的整体动态范围等指标。
[0004]目前，对非线性信号进行分析处理的方法主要针对实信号，即未经过数字下转换器处理的信号。然而，相比于IQ信号，实信号的速率高，进行相同的运算所需的计算资源消耗大，不利于在FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)等资源有限的嵌入式计算系统中应用。此外，大部分高速模数转换器件内置数字下转换器，为了充分利用芯片本身的计算资源，急需一种针对IQ信号的非线性失真的校正方法。

技术实现思路

[0005]基于现有技术中存在的上述问题，本申请实施例提供了一种校正方法与校正装置，以有效去除带数字下转换器的非线性系统所产生的信号失真。
[0006]本申请实施例采用下述技术方案：
[0007]第一方面，本申请实施例提供一种校正装置，用于对非线性系统中IQ信号的非线性失真分量进行校正，所述非线性系统包括前端器件与数字下转换器，所述校正装置包括：训练信号源、开关、处理器和校正模块；
[0008]所述训练信号源与外界信号的接收链路通过所述开关与所述非线性系统的前端器件选通连接，所述数字下转换器与所述校正模块连接，所述处理器分别与所述训练信号源、开关、数字下转换器和校正模块连接；
[0009]所述处理器通过控制所述开关，使所述非线性系统处于训练模式或校正模式，当所述非线性系统处于训练模式时，所述处理器计算所述校正模块的校正参数，并将所述校正参数加载到所述校正模块中；当所述非线性系统处于校正模式时，所述校正模块对所述数字下转换器的输出信号进行非线性校正，得到校正后的IQ信号。
[0010]第二方面，本申请实施例还提供一种校正方法，用于对非线性系统中IQ信号的非线性失真分量进行校正，所述非线性系统包括前端器件与数字下转换器，所述校正方法由校正装置的处理器执行，所述校正方法包括：
[0011]控制所述非线性系统进入训练模式，并控制训练信号源输出训练信号至所述非线
性系统；
[0012]获取所述训练信号与所述非线性系统输出的带有非线性失真的IQ训练信号；
[0013]根据所述训练信号与所述IQ训练信号获取校正模块的校正参数，并将所述校正参数加载到所述校正模块中；
[0014]控制所述非线性系统进入校正模式，利用所述校正模块对所述非线性系统的输出信号进行非线性校正，获取校正后的IQ信号。
[0015]第三方面，本申请实施例还提供一种电子设备，包括：
[0016]处理器；以及
[0017]被安排成存储计算机可执行指令的存储器，所述可执行指令在被执行时使所述处理器执行校正方法。
[0018]第四方面，本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储一个或多个程序，所述一个或多个程序当被包括多个应用程序的电子设备执行时，使得所述电子设备执行校正方法。
[0019]本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：本申请实施例为带有数字下转换器的非线性系统设计专用的校正装置，通过校正装置的开关控制非线性系统的前端器件接收训练信号源的训练信号或者接收外界信号，以控制非线性系统进入训练模式或校正模式，当非线性系统进入训练模式时，由校正装置的处理器计算出校正模块的校正参数，由于非线性系统中产生的非线性失真分量是与非线性系统的硬件性能相关，因此，在非线性系统硬件确定的情况下，基于训练信号计算出的校正参数能够校正非线性系统接收外界信号所产生的非线性失真，能够有效去除非线性系统产生的非线性失真信号，整个信号校正过程具有计算复杂度低的优势，能够适用于计算资源紧张的嵌入式环境。
附图说明
[0020]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0021]图1为现有技术中的非线性系统对双音信号的处理效果示意图；
[0022]图2为本申请实施例中示出的校正装置的结构示意图；
[0023]图3
‑
1为本申请实施例中示出的校正模块与一个数字下转换器的一种连接方式示意图；
[0024]图3
‑
2为本申请实施例中示出的校正模块与一个数字下转换器的另一种连接方式示意图；
[0025]图3
‑
3为本申请实施例中示出的校正模块与多个数字下转换器的一种连接方式示意图；
[0026]图3
‑
4为本申请实施例中示出的校正模块与多个数字下转换器的另一种连接方式示意图；
[0027]图3
‑
5为本申请实施例中示出的校正模块与多个数字下转换器的又一种连接方式示意图；
[0028]图4
‑
1为本申请实施例中示出的一种校正模块的结构示意图；
[0029]图4
‑
2为本申请实施例中示出的N阶非线性校正模块的结构示意图；
[0030]图4
‑
3为本申请实施例中示出的N阶延时组合示意图；
[0031]图5为本申请实施例中示出的校正方法流程图；
[0032]图6为本申请实施例中示出的目标方程的可视化关系示意图；
[0033]图7为本申请实施例中示出的校正过程中的信号频谱变化示意图；
[0034]图8为本申请实施例中一种电子设备的结构示意图。
具体实施方式
[0035]为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0036]以下结合附图，详细说明本申请各实施例提供的技术方案。
[0037]本申请实施例提供了一种校正装置，用于对非线性系统中IQ信号的非线性失真分量进行校正，其中，非线性系统可参考图1所示，例如包括本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种校正装置，用于对非线性系统中IQ信号的非线性失真分量进行校正，所述非线性系统包括前端器件与数字下转换器，其特征在于，所述校正装置包括：训练信号源、开关、处理器和校正模块；所述训练信号源与外界信号的接收链路通过所述开关与所述非线性系统的前端器件选通连接，所述数字下转换器与所述校正模块连接，所述处理器分别与所述训练信号源、开关、数字下转换器和校正模块连接；所述处理器通过控制所述开关，使所述非线性系统处于训练模式或校正模式，当所述非线性系统处于训练模式时，所述处理器计算所述校正模块的校正参数，并将所述校正参数加载到所述校正模块中；当所述非线性系统处于校正模式时，所述校正模块对所述数字下转换器的输出信号进行非线性校正，得到校正后的IQ信号。2.如权利要求1所述的校正装置，其特征在于，所述校正模块包括顺次连接的第一数字震荡器、非线性组合校正模块与第二数字振荡器，其中，所述第一数字振荡器的输入端与所述校正模块对应的数字下转换器的输出端连接，所述第二数字振荡器的输出端为所述校正模块的输出端。3.如权利要求2所述的校正装置，其特征在于，所述非线性组合校正模块包括合路模块、一阶非线性校正模块至n阶非线性校正模块，n为大于1的正整数；所述一阶非线性校正模块至n阶非线性校正模块的输入端均连接所述第一数字震荡器的输出端，所述一阶非线性校正模块至n阶非线性校正模块的输出端均连接所述合路模块的输入端，所述合路模块的输出端连接所述第二数字震荡器的输入端；每阶非线性校正模块包括多个延时组合，每个延时组合用于对输入信号经由可选的共轭操作后，再经过延时操作，将延时操作后的信号通过乘法器与系数值相乘后输出。4.如权利要求1所述的校正装置，其特征在于，当所述非线性系统包括一个数字下转换器时，所述数字下转换器的输出端与所述校正模块连接，通过所述校正模块输出校正后的IQ信号；或者，所述校正模块构成所述数字转换器的抵消支路，通过所述校正模块输出的抵消信号对所述数字下转换器的输出信号中的非线性失真分量进行抵消。5.如权利要求1所述的校正装置，其特征在于，当所述非线性系统包括多个数字下转换器时，根据每个数字下转换器的中心频率和有效带宽，将所述多个数字下转换器分组，每个分组内的数字下转换器的输出端连接一个校正模块，通过所述校正模块输出每个分组对应的校正后的IQ信号。6.如权利要求1所述的校正装置，其特征在于，当所述非线性系统包括多个数字...

【专利技术属性】
技术研发人员：陈加锐，陈顺阳，
申请(专利权)人：中国电子科技集团公司第三十六研究所，
类型：发明
国别省市：