包括位于邻近源极/漏极区的沟道隔离下方的多孔半导体层的IC结构制造技术

本公开涉及包括位于邻近源极/漏极区的沟道隔离下方的多孔半导体层的IC结构。一种集成电路(IC)结构包括位于体半导体衬底上方的有源器件，以及体半导体衬底中的围绕有源器件的隔离结构。有源器件包括具有中心区、通过第一沟槽隔离与中心区横向间隔开的第一端区、通过第二沟槽与中心区横向间隔开的第二端区的半导体层、位于中心区上方的栅极，以及位于第一和第二端区中的每一者中的源极/漏极区。隔离结构包括：位于有源器件下方的多晶隔离层，围绕有源器件的第三沟槽隔离，以及位于第一沟槽隔离与多晶隔离层之间以及位于第二沟槽隔离与多晶隔离层之间的多孔半导体层。与多晶隔离层之间的多孔半导体层。与多晶隔离层之间的多孔半导体层。

【技术实现步骤摘要】
包括位于邻近源极/漏极区的沟道隔离下方的多孔半导体层的IC结构


[0001]本公开涉及集成电路(IC)结构，更具体涉及IC结构(例如射频开关)，其包括位于邻近源极/漏极区的沟槽隔离下方的多孔半导体层以为有源器件提供额外的隔离。

技术介绍

[0002]在集成电路(IC)结构中，有源器件通过诸如沟槽隔离的电介质而被电隔离。在诸如开关、功率放大器和其他器件的射频(RF)器件应用中，减少谐波和寄生损耗的附加隔离层是有利的。目前的一种方法是在绝缘体上半导体(SOI)衬底中的掩埋绝缘体和半导体衬底之间使用富含陷阱的高电阻率多晶隔离层。高电阻多晶隔离层位于RF有源器件下方，为器件提供额外的隔离。这种方法对于SOI衬底很有效。然而，包括高电阻率多晶隔离层的体半导体衬底表现出比SOI衬底更高的谐波和衬底泄露电流。

技术实现思路

[0003]本公开的一方面涉及一种集成电路(IC)结构，包括：位于体半导体衬底上方的有源器件，所述有源器件包括具有中心区、通过第一沟槽隔离与所述中心区横向间隔开的第一端区、通过第二沟槽隔离与所述中心区横向间隔开的第二端区的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路IC结构，包括：位于体半导体衬底上方的有源器件，所述有源器件包括具有中心区、通过第一沟槽隔离与所述中心区横向间隔开的第一端区、通过第二沟槽隔离与所述中心区横向间隔开的第二端区的半导体层、位于所述中心区上方的栅极以及位于所述第一端区和所述第二端区中的每一者中的源极/漏极区；以及所述体半导体衬底中的围绕所述有源器件的隔离结构，所述隔离结构包括：位于所述有源器件下方的多晶隔离层，围绕所述有源器件的第三沟槽隔离，以及位于所述第一沟槽隔离与所述多晶隔离层之间以及位于所述第二沟槽隔离与所述多晶隔离层之间的多孔半导体层。2.根据权利要求1所述的IC结构，其中，所述中心区、所述第一端区和所述第二端区具有高于所述体半导体衬底的电阻率。3.根据权利要求2所述的IC结构，其中，所述体半导体衬底具有小于4欧姆每平方厘米(Ω/cm2)的电阻率，并且所述中心区、所述第一端区和所述第二端区以及所述多晶隔离层具有大于1000Ω/cm2的电阻率。4.根据权利要求2所述的IC结构，还包括：硅化物层，其位于所述第一端区中的所述源极/漏极区和所述第一沟槽隔离上方，以及所述第二端区中的所述源极/漏极区和所述第二沟槽隔离上方。5.根据权利要求1所述的IC结构，其中，所述有源器件包括射频(RF)开关。6.根据权利要求1所述的IC结构，其中，所述多孔半导体层还包括位于所述第三沟槽隔离与所述体半导体衬底之间的部分，并且所述多晶隔离层包括与所述多孔半导体层的所述部分接触的端壁。7.根据权利要求6所述的IC结构，其中，所述多孔半导体层的所述部分各自包括与所述多晶隔离层和所述体半导体衬底接触的侧壁。8.一种集成电路IC结构，包括：位于体半导体衬底上方的有源器件，所述有源器件包括具有中心区、通过第一沟槽隔离与所述中心区横向间隔开的第一端区、通过第二沟槽隔离与所述中心区横向间隔开的第二端区的半导体层、位于所述中心区上方的栅极，以及位于所述第一沟槽隔离和所述第二沟槽隔离中的每一者上方的抬升式源极/漏极区；以及所述体半导体衬底中的围绕所述有源器件的隔离结构，所述隔离结构包括：位于所述有源器件下方的多晶隔离层，围绕所述有源器件的第三沟槽隔离，以及位于所述第一沟槽隔离与所述多晶隔离层之间以及位于所述第二沟槽隔离与所述多晶隔离层之间的多孔半导体层。9.根据权利要求8所述的IC结构，其中，所述中心区、所述第一端区和所述第二端区具有高于所述体半导体衬底的电阻率。1...

【专利技术属性】
技术研发人员：乌兹玛拉娜，S，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：