本公开涉及包括位于邻近源极/漏极区的沟道隔离下方的多孔半导体层的IC结构。一种集成电路(IC)结构包括位于体半导体衬底上方的有源器件，以及体半导体衬底中的围绕有源器件的隔离结构。有源器件包括具有中心区、通过第一沟槽隔离与中心区横向间隔开的第一端区、通过第二沟槽与中心区横向间隔开的第二端区的半导体层、位于中心区上方的栅极，以及位于第一和第二端区中的每一者中的源极/漏极区。隔离结构包括：位于有源器件下方的多晶隔离层，围绕有源器件的第三沟槽隔离，以及位于第一沟槽隔离与多晶隔离层之间以及位于第二沟槽隔离与多晶隔离层之间的多孔半导体层。与多晶隔离层之间的多孔半导体层。与多晶隔离层之间的多孔半导体层。
【技术实现步骤摘要】
包括位于邻近源极/漏极区的沟道隔离下方的多孔半导体层的IC结构
[0001]本公开涉及集成电路(IC)结构，更具体涉及IC结构(例如射频开关)，其包括位于邻近源极/漏极区的沟槽隔离下方的多孔半导体层以为有源器件提供额外的隔离。
技术介绍
[0002]在集成电路(IC)结构中，有源器件通过诸如沟槽隔离的电介质而被电隔离。在诸如开关、功率放大器和其他器件的射频(RF)器件应用中，减少谐波和寄生损耗的附加隔离层是有利的。目前的一种方法是在绝缘体上半导体(SOI)衬底中的掩埋绝缘体和半导体衬底之间使用富含陷阱的高电阻率多晶隔离层。高电阻多晶隔离层位于RF有源器件下方，为器件提供额外的隔离。这种方法对于SOI衬底很有效。然而，包括高电阻率多晶隔离层的体半导体衬底表现出比SOI衬底更高的谐波和衬底泄露电流。
技术实现思路
[0003]本公开的一方面涉及一种集成电路(IC)结构，包括：位于体半导体衬底上方的有源器件，所述有源器件包括具有中心区、通过第一沟槽隔离与所述中心区横向间隔开的第一端区、通过第二沟槽隔离与所述中心区横向间隔开的第二端区的半导体层、位于所述中心区上方的栅极以及位于所述第一端区和所述第二端区中的每一者中的源极/漏极区；以及所述体半导体衬底中的围绕所述有源器件的隔离结构，所述隔离结构包括：位于所述有源器件下方的多晶隔离层、围绕所述有源器件的第三沟槽隔离，以及位于所述第一沟槽隔离与所述多晶隔离层之间以及位于所述第二沟槽隔离与所述多晶隔离层之间的多孔半导体层。
[0004]本公开的另一方面包括一种集成电路(IC)结构，包括：位于体半导体衬底上方的有源器件，所述有源器件包括具有中心区、通过第一沟槽隔离与所述中心区横向间隔开的第一端区、通过第二沟槽隔离与所述中心区横向间隔开的第二端区的半导体层、位于所述中心区上方的栅极，以及位于所述第一沟槽隔离和所述第二沟槽隔离中的每一者上方的抬升式(raised)源极/漏极区；以及所述体半导体衬底中的围绕所述有源器件的隔离结构，所述隔离结构包括：位于所述有源器件下方的多晶隔离层，围绕所述有源器件的第三沟槽隔离，以及位于所述第一沟槽隔离与所述多晶隔离层之间以及位于所述第二沟槽隔离与所述多晶隔离层之间的多孔半导体层。
[0005]本公开的一方面涉及一种方法，包括：在体半导体衬底上方形成半导体层，所述半导体层包括中心区、通过第一开口与所述中心区横向间隔开的第一端区、以及通过第二开口与所述中心区横向间隔开的第二端区，其中保护盖层在所述中心区、所述第一端区和所述第二端区上方延伸；通过所述第一开口和所述第二开口并邻近所述第一端区和所述第二端区在所述体半导体衬底的暴露区域中形成多孔半导体层；在所述半导体层上方形成绝缘体，以在所述第一开口和所述第二开口中形成第一沟槽隔离和第二沟槽隔离，并在所述半
导体层周围形成第三沟槽隔离；在所述半导体层下方形成多晶隔离层；以及形成具有所述半导体层的有源器件。
[0006]通过下面对本公开实施例的更具体的描述，本公开的上述及其他特征将变得显而易见。
附图说明
[0007]将参考以下附图详细描述本公开的实施例，其中相同的参考标号表示相同的元素，并且其中：
[0008]图1示出了根据本公开的实施例的集成电路(IC)结构的截面图。
[0009]图2
‑
图8示出了根据本公开的实施例的形成IC结构的方法的截面图。
[0010]图9和图10示出了根据本公开的替代实施例的形成IC结构的截面图。
[0011]图11
‑
图12示出了根据本公开的另一替代实施例的形成IC结构的截面图。
[0012]请注意，本公开的附图不一定按比例绘制。附图旨在仅描绘本公开的典型方面，因此不应视为限制本公开的范围。在附图中，相似的标号表示附图之间的相似元素。
具体实施方式
[0013]在下面的描述中，参考了形成本专利技术一部分的附图，并且其中以图示的方式示出了可以实践本教导的特定示例性实施例。这些实施例的描述足够详细以使本领域技术人员能够实践本教导，应当理解，在不脱离本教导的范围的情况下，可以使用其他实施例并且可以进行更改。因此，以下描述仅是说明性的。
[0014]将理解，当诸如层、区域或衬底的元素被称为位于另一元素“上”或“上方”时，它可以直接地位于另一元素上、或者也可以存在中间元素。与此形成对比，当元素被称为“直接位于另一元素上”或“直接位于另一元素上方”时，不存在任何中间元素。还应当理解，当一个元素被称为“被连接”或“被耦接”到另一元素时，它可以被直接地连接或耦接到另一元素、或者可以存在中间元素。与此形成对比，当一个元素被称为“被直接连接”或“被直接耦接”到另一元素时，不存在任何中间元素。
[0015]说明书中对本公开的“一个实施例”或“实施例”及其的其他变型的提及意味着结合该实施例描述的特定特征、结构、特性等被包括在本公开的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”以及出现在说明书各处的任何其他变型不一定都指同一实施例。应当理解，例如在“A/B”、“A和/或B”以及“A和B中的至少一者”的情况下使用“/”、“和/或”和“至少一者”中的任一者旨在包含仅选择第一个列出的选项(a)、或仅选择第二个列出的选项(B)、或同时选择这两个选项(A和B)。作为其他示例，在“A、B和/或C”和“A、B和C中的至少一者”的情况下，这些短语旨在包含仅选择第一个列出的选项(A)、或仅选择第二个列出的选项(B)、或仅选择第三个列出的选项(C)、或仅选择第一个和第二个列出的选项(A和B)、或仅选择第一个和第三个列出的选项(A和C)、或仅选择第二个和第三个列出的选项(B和C)、或选择所有这三个选项(A和B和C)。如本领域普通技术人员显而易见的，该情况可扩展用于所列出的许多项。
[0016]本公开的实施例包括集成电路(IC)结构，该集成电路(IC)结构包括位于体半导体衬底上方的有源器件，以及体半导体衬底中的围绕有源器件的隔离结构。有源器件包括半
导体层，半导体层具有中心区、通过第一沟槽隔离与中心区横向间隔开的第一端区、以及通过第二沟槽隔离与中心区横向间隔开的第二端区。有源器件还包括在中心区上方的栅极，以及位于第一和第二端区中的每一者中的源极/漏极区或者位于第一和第二沟槽隔离上方的抬升式源极/漏极区。隔离结构包括：位于有源器件下方的多晶隔离层、围绕有源器件的第三沟槽隔离、以及位于第一沟槽隔离与多晶隔离层之间以及位于第二沟槽隔离与多晶隔离层之间的多孔半导体层。该IC结构采用成本更低的低电阻率体半导体衬底，而不是绝缘体上半导体(SOI)衬底，而且，它具有比SOI衬底更好的射频(RF)器件性能特性。例如，与当前的SOI衬底器件相比，具有位于邻近源极/漏极区的沟槽隔离下方的多孔半导体层的IC结构表现出更好的电流泄漏、谐波失真、串扰抵抗力、有效电阻率、有效介电常数和衰减。
[0017]图1示出了根据本公开的实施例的IC结构100的截面图。IC结构100包括位于体半导体本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种集成电路IC结构，包括：位于体半导体衬底上方的有源器件，所述有源器件包括具有中心区、通过第一沟槽隔离与所述中心区横向间隔开的第一端区、通过第二沟槽隔离与所述中心区横向间隔开的第二端区的半导体层、位于所述中心区上方的栅极以及位于所述第一端区和所述第二端区中的每一者中的源极/漏极区；以及所述体半导体衬底中的围绕所述有源器件的隔离结构，所述隔离结构包括：位于所述有源器件下方的多晶隔离层，围绕所述有源器件的第三沟槽隔离，以及位于所述第一沟槽隔离与所述多晶隔离层之间以及位于所述第二沟槽隔离与所述多晶隔离层之间的多孔半导体层。2.根据权利要求1所述的IC结构，其中，所述中心区、所述第一端区和所述第二端区具有高于所述体半导体衬底的电阻率。3.根据权利要求2所述的IC结构，其中，所述体半导体衬底具有小于4欧姆每平方厘米(Ω/cm2)的电阻率，并且所述中心区、所述第一端区和所述第二端区以及所述多晶隔离层具有大于1000Ω/cm2的电阻率。4.根据权利要求2所述的IC结构，还包括：硅化物层，其位于所述第一端区中的所述源极/漏极区和所述第一沟槽隔离上方，以及所述第二端区中的所述源极/漏极区和所述第二沟槽隔离上方。5.根据权利要求1所述的IC结构，其中，所述有源器件包括射频(RF)开关。6.根据权利要求1所述的IC结构，其中，所述多孔半导体层还包括位于所述第三沟槽隔离与所述体半导体衬底之间的部分，并且所述多晶隔离层包括与所述多孔半导体层的所述部分接触的端壁。7.根据权利要求6所述的IC结构，其中，所述多孔半导体层的所述部分各自包括与所述多晶隔离层和所述体半导体衬底接触的侧壁。8.一种集成电路IC结构，包括：位于体半导体衬底上方的有源器件，所述有源器件包括具有中心区、通过第一沟槽隔离与所述中心区横向间隔开的第一端区、通过第二沟槽隔离与所述中心区横向间隔开的第二端区的半导体层、位于所述中心区上方的栅极，以及位于所述第一沟槽隔离和所述第二沟槽隔离中的每一者上方的抬升式源极/漏极区；以及所述体半导体衬底中的围绕所述有源器件的隔离结构，所述隔离结构包括：位于所述有源器件下方的多晶隔离层，围绕所述有源器件的第三沟槽隔离，以及位于所述第一沟槽隔离与所述多晶隔离层之间以及位于所述第二沟槽隔离与所述多晶隔离层之间的多孔半导体层。9.根据权利要求8所述的IC结构，其中，所述中心区、所述第一端区和所述第二端区具有高于所述体半导体衬底的电阻率。1...
【专利技术属性】
技术研发人员：乌兹玛拉娜，S，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。