具有混合阈值电压晶体管的面积有效的全耗尽型绝缘体上半导体结构制造技术

本公开涉及一种具有混合阈值电压晶体管的面积有效的全耗尽型绝缘体上半导体结构。公开了一种全耗尽型绝缘体上半导体结构，其包括：位于衬底中且在P型和N阱阱区下方的掩埋N阱；位于衬底上的绝缘体层，以及位于绝缘体层上且在阱区中的至少一个上方的混合阈值电压晶体管。N阱可以被连接以接收正偏置电压，其中，位于上方的任何NFET和任何PFET分别是FBB LVT/SLVT NFET和RBB RVT/HVT PFET。P阱可以被连接以接收小于N阱上的正偏置电压的另一正偏置电压，其中，位于上方的任何NFET和任何PFET分别是FBB RVT/HVT NFET和RBB LVT/SLVT PFET。附加地或替代地，P阱可以被连接以接收负偏置电压，其中，位于上方的任何NFET和任何PFET分别是RBB RVT/HVT NFET和FBB LVT/SLVT PFET。

【技术实现步骤摘要】

本公开涉及全耗尽型绝缘体上半导体结构，更具体地说，涉及包括混合阈值电压晶体管的面积有效的全耗尽型绝缘体上半导体结构的实施例。

技术介绍

1、目前可用的全耗尽型绝缘体上半导体(例如，全耗尽型绝缘体上硅(fdsoi))芯片结构可以同时包括常规阱区和翻转阱区。这些阱区物理上分离，通常分别包括被n型阱区(n阱)横向围绕且在掩埋n阱上方对齐的p型阱区。在翻转阱区内，p沟道场效应晶体管(pfet)位于绝缘体层上且在p阱上方，n沟道场效应晶体管(nfet)位于绝缘体层上且在n阱上方。在这种情况下，pfet和nfet都是低阈值电压(lvt)或超低阈值电压的(slvt)fet，这些fet仅正向背偏置(fbb)以避免p阱和邻近n阱之间的pn结的正向偏置。在常规阱区内，pfet位于绝缘体层上且在n阱上方，nfet位于绝缘体层上且在p阱上方。在这种情况下，pfet和nfet都是常规阈值电压(rvt)或高阈值电压(hvt)fet，这些fet仅反向背偏置(rbb)以避免p阱和邻近n阱之间的pn结的正向偏置。在这种全耗尽型绝缘体上半导体芯片结构中，常规阱区和翻转阱区之间的物理分离，特别本文档来自技高网...

【技术保护点】

1.一种结构，包括：

2.根据权利要求1所述的结构，

3.根据权利要求2所述的结构，其中，所述P沟道和N沟道场效应晶体管包括被电连接并形成与非门的多个并联连接的P沟道场效应晶体管和多个串联连接的N沟道场效应晶体管。

4.根据权利要求1所述的结构，

5.根据权利要求1所述的结构，

6.根据权利要求5所述的结构，其中，所述P沟道和N沟道场效应晶体管包括被电连接并形成或非门的多个并联连接的N沟道场效应晶体管和多个串联连接的P沟道场效应晶体管。

7.根据权利要求1所述的结构，

8.根据权利要求1所述的结构，...

【技术特征摘要】

1.一种结构，包括：

2.根据权利要求1所述的结构，

3.根据权利要求2所述的结构，其中，所述p沟道和n沟道场效应晶体管包括被电连接并形成与非门的多个并联连接的p沟道场效应晶体管和多个串联连接的n沟道场效应晶体管。

4.根据权利要求1所述的结构，

5.根据权利要求1所述的结构，

6.根据权利要求5所述的结构，其中，所述p沟道和n沟道场效应晶体管包括被电连接并形成或非门的多个并联连接的n沟道场效应晶体管和多个串联连接的p沟道场效应晶体管。

7.根据权利要求1所述的结构，

8.根据权利要求1所述的结构，

9.一种结构，包括：

10.根据权利要求9所述的结构，

11.根据权利要求10所述的结构，其中，在所述n阱上方，所述p沟道和n沟道场效应晶体管包括被电连接并形成与非门的多个并联连接的p沟道场效应晶体管和多个串联连接的n沟道场效应晶体管。

12.根据权利要求9所述的结构，

13.根据权利要求9所述的结构，

14.根据权利要求13所述的结构，其中，在所述p阱上方，所述p沟道和n沟道场效应晶体管包括被电连接并形成或非门的多个并联连接的n沟道场效应晶体管和多个串联连接的p沟道场效应晶体管。

15.一种结构，包括：

16.根据权利要求15所述的结构，其中，所述第一偏置电压是正偏置电压，其中，位于n型延伸部上方的每个p沟道场效应晶体管是通过所述正偏置电压进行反向背偏置的常规阈值电压晶体管和高阈值电压晶体管之一，以及，位于n阱上方...

【专利技术属性】
技术研发人员：N·K·贾恩，J·金，M·拉希德，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：