减少主动区消蚀浅沟渠隔离结构形成方法及其半导体结构技术

本发明专利技术提供一种减少主动区消蚀浅沟渠隔离结构形成方法及其半导体结构，以两个单独的浅沟渠隔离刻蚀工艺形成浅沟渠隔离结构。第一STI工艺沿着第一维度形成具有一个或多个尺寸的第一沟渠于硅基板中。在第一热氧化工艺形成围绕第一沟渠的第一衬垫氧化层后，以第一介电材料填充第一沟渠。第二STI工艺沿着第二维度形成具有一个或多个尺寸的第二沟渠，以定义被第一介电材料填充的第一沟渠和第二沟渠隔开的主动区域。在第二热氧化工艺形成围绕第二沟渠的第二衬垫氧化层后，以第二介电材料填充第二沟渠。通过两个单独的STI刻蚀工艺减少第一热氧化和第二热氧化工艺造成的主动区域消蚀。热氧化和第二热氧化工艺造成的主动区域消蚀。热氧化和第二热氧化工艺造成的主动区域消蚀。

【技术实现步骤摘要】
减少主动区消蚀浅沟渠隔离结构形成方法及其半导体结构


[0001]本专利技术涉及半导体工艺，更具体地，是有关于一种可以减少源极/漏极(source/drain)或主动区域(active region)消耗或消蚀的浅沟渠隔离结构形成方法以及其半导体结构。

技术介绍

[0002]浅沟渠隔离(shallow trench isolation，STI)结构提供半导体器件之间的电气绝缘。随着器件尺寸不断缩小，浅沟渠隔离技术变得越来越重要，甚至面临更多挑战。图1A示出了先前技术的半导体基板结构的俯视示意图，以及图1B示出了先前技术的半导体基板结构沿着I
‑
I
’
切线的剖面示意图。先前技术的半导体基板结构包含有多个主动区域12的一硅基板10，该多个主动区域12被由沟渠14形成的浅沟渠隔离结构彼此隔开。主动区域12呈具有圆角A的椭圆形状，此圆角A是由硅消蚀引起。在一热氧化工艺期间，在沉积层间氧化物介电材料16以填充沟渠14并覆盖硅基板10之前，沿沟渠14的侧壁和底部形成一衬垫氧化层。衬垫氧化层的形成消耗了与沟渠14相邻的硅基板10的硅材料，使得主动区域12变为具有圆角A的椭圆形状，从而导致主动区域12两端的面积减小。主动区域12可以是半导体基板结构的晶体管区域，该半导体基板结构具有形成在主动区域12的两端的源极/漏极。具有填充导电材料的接触18穿过层间氧化物介电材料16并占据在源极/漏极上。如图1A和图1B所示，由于在形成沟渠14的衬垫氧化层期间的硅消蚀或消耗形成了圆角A，使得传统浅沟渠隔离工艺减少了接触18的接触占据面积18a。较小的接触占据面积18a会引起高接触电阻，并且限制了半导体器件进一步缩小的能力。
[0003]以下描述形成主动区域和将主动区域彼此电绝缘的浅沟渠隔离(shallow trench isolation，STI)结构的一种已知方法。首先，提供一半导体基板结构，该半导体基板结构包含具有氧化硅层202作为垫氧化物的一硅基板200、一氮化硅层204和光刻胶层或硬掩膜206，依顺序堆叠在硅基板200上，如图2A、图2B和图2C所示。图2A为半导体基板结构的俯视示意图，图2B为半导体基板结构沿着C
‑
C切线的剖面示意图，图2C为半导体基板结构沿着D
‑
D切线的剖面示意图。接着，进行浅沟渠隔离工艺，在半导体基板结构上形成线状图案，如图3A、图3B和图3C所示。图3A为半导体基板结构的俯视示意图，图3B为半导体基板结构沿着C
‑
C切线的剖面示意图，图3C为半导体基板结构沿着D
‑
D切线的剖面示意图。接着，进行主动区域(active region
‑
cut)图案化，以形成岛状主动区域图案，如图4A、图4B和图4C所示。图4A为半导体基板结构的俯视示意图，图4B为半导体基板结构沿着C
‑
C切线的剖面示意图，图4C为半导体基板结构沿着D
‑
D切线的剖面示意图。接着，进行一沟渠刻蚀工艺以在半导体基板结构中形成具互相交错的多个沟渠208的一浅沟渠隔离结构，并移除光刻胶层或硬掩膜206，如图5A、图5B和图5C所示。图5A为半导体基板结构的俯视示意图，图5B为半导体基板结构沿着C
‑
C切线的剖面示意图，图5C为半导体基板结构沿着D
‑
D切线的剖面示意图。浅沟渠隔离结构在硅基板200中定义了与每一个沟渠208相邻的主动区域200a和主动区域。主动区域200a和主动区域200b可以是场效应晶体管，其源极/漏极分别位于主动区域200a和主动
区域200b的两端。之后，进行热氧化工艺，以沿着沟渠208的侧壁和底部形成一衬垫氧化层210。在热氧化工艺期间，主动区域200a和主动区域200b的矩形顶角比起主动区域200a和主动区域200b的其他部分暴露于更多含氧物质或受到更多含氧物质的攻击，例如主动区域200a和主动区域200b的矩形顶角至少从两个方向暴露于含氧物质/或受到含氧物质的攻击。因此，在主动区域200a和主动区域200b的圆角处硅消蚀增强，从而导致具有圆角A的椭圆形主动区域200a和主动区域200b，如图6A、图6B和图6C所示。图6A为半导体基板结构的俯视示意图，图6B为半导体基板结构沿着C
‑
C切线的剖面示意图，图6C为半导体基板结构沿着D
‑
D切线的剖面示意图。接着，以氧化物介电材料212填充沟渠208，随后进行化学机械抛光(chemical mechanic polish，CMP)工艺以移除多余的氧化物介电材料212，如图7A、图7B和图7C所示。图7A为半导体基板结构的俯视示意图，图7B为半导体基板结构沿着C
‑
C切线的剖面示意图，图7C为半导体基板结构沿着D
‑
D切线的剖面示意图。接着，从半导体基板结构上移除氮化硅层204，如图8A、图8B和图8C所示。图8A为半导体基板结构的俯视示意图，图8B为半导体基板结构沿着C
‑
C切线的剖面示意图，图8C为半导体基板结构沿着D
‑
D切线的剖面示意图。由于硅消蚀，主动区域200a和主动区域200b在其两端变小且变得圆化。填充导电材料的接触216穿越氧化物介电材料214并占据在主动区域200a和主动区域200b的两端的每一个上方，其中主动区域200a和主动区域200b的两端的每一个可以形成晶体管的源极/漏极。由于主动区域200a和主动区域200b两端的硅消蚀现象，接触216的占据面积B减小，如图9A和图9B所示。图9A为半导体基板结构的俯视示意图，图9B为半导体基板结构沿着D
‑
D切线的剖面示意图。

技术实现思路

[0004]本专利技术旨在以两个单独的浅沟渠隔离刻蚀工艺来降低在制造浅沟渠隔离结构时由于主动区域的硅消蚀或消耗而导致主动区域的面积缩减。进行第一浅沟渠隔离刻蚀工艺以在硅基板中沿着一第一维度以线形形成具有一个或多个尺寸的第一沟渠。在沿第一沟渠的侧壁和底部形成一第一衬垫氧化层的第一热氧化工艺之后，在第一沟渠中填充第一介电材料。进行第二浅沟渠隔离刻蚀工艺以在硅基板中沿着一第二维度形成具有一个或多个尺寸的第二沟渠，以定义岛状主动区域，这些岛状主动区域具有一个或多个尺寸并且被第一沟渠和第二沟渠彼此隔开。在沿第二沟渠的侧壁和底部形成一第二衬垫氧化层的第二热氧化工艺之后，在第二沟渠中填充第二介电材料。通过在制造浅沟渠隔离结构的不同阶段进行两个单独的浅沟渠隔离刻蚀工艺，导致减少了由第一和第二热氧化工艺引起的相邻第一沟渠和第二沟渠的主动区域的硅消蚀或消耗。因此，本专利技术提供了两端圆角不及传统的浅沟渠隔离工艺形成的那样多的岛状主动区域。岛状主动区域的两端将为后续的接触提供更多占据面积，使接触占据在岛状主动区域的末端可以降低接触电阻。两个单独的浅沟渠隔离刻蚀工艺参数可以分别调整，这为刻蚀选择性、临界尺寸(critical dimension，CD)和图案密度的工艺空间提供了更多的灵活性。
...

【技术保护点】

【技术特征摘要】
1.一种减少主动区消蚀浅沟渠隔离结构形成方法，其特征在于，包含：提供一硅基板；形成一垫氧化层于该硅基板的一顶表面；形成一氮化硅层于该垫氧化层上方；形成一第一图案于该氮化硅层上方，其中该第一图案由沿着一第一维度成行排列的线条组成，或者该第一图案由一第一子图案和一第二子图案组成，其中该第一子图案由沿着一第一维度成行排列的线条组成，并且该第二子图案包含沿着该第一维度成行排列的一个或多个尺寸的开口；以该第一图案作为一掩膜，并进行一第一沟渠刻蚀工艺，以沿着该第一维度形成多个第一沟渠，其中该多个第一沟渠具有一个或多个尺寸；移除该第一图案；进行一第一热氧化工艺，以在该多个第一沟渠的侧壁和底部形成一第一衬垫氧化层；以一第一介电材料填充该多个第一沟渠；形成具有多个主动区域定义部分的一第二图案于该硅基板，其中该多个主动区域定义部分具有一个或多个尺寸；以该第二图案作为一掩膜，并进行一第二沟渠刻蚀工艺，以形成在一第二维度的多个第二沟渠，以定义该硅基板的多个主动区域，并且该多个主动区域被该第一介电材料填充的该多个第一沟渠和该多个第二沟渠彼此隔开，其中该多个主动区域具有一个或多个尺寸，而该多个第二沟渠具有一个或多个尺寸；进行一第二热氧化工艺，以在该多个第二沟渠的侧壁和底部形成一第二衬垫氧化层；以及以一第二介电材料填充该多个第二沟渠。2.如权利要求1所述的方法，其特征在于，进行该第二沟渠刻蚀工艺的步骤是形成与该第一沟渠的尺寸不同的该第二沟渠。3.如权利要求1所述的方法，其特征在于，进行该第二沟渠刻蚀工艺的步骤是形成与该多个第一沟渠交错的该多个第二沟渠，以定义出用于形成存储器集成电路晶体管的主动区域。4.如权利要求1所述的方法，其特征在于，进行该第二沟渠刻蚀工艺的步骤是形成与该多个第一沟渠交错的该多个第二...

【专利技术属性】
技术研发人员：庄达人，孙志忠，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：