半导体存储器设备和操作该半导体存储器设备的方法技术

本公开涉及半导体存储器设备和操作该半导体存储器设备的方法。一种半导体存储器设备包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列包括多个存储器单元。外围电路对多个存储器单元之中的被选择的存储器单元执行编程操作。控制逻辑控制外围电路的编程操作。编程操作包括多个编程循环。控制逻辑被配置成控制外围电路，以在多个编程循环中的每个编程循环中，将编程电压施加到与被选择的存储器单元连接的选择字线，将基于至少一个验证电压而确定的第一欠驱动电压施加到选择字线，并且将至少一个验证电压施加到选择字线。第一欠驱动电压处于比至少一个验证电压低的电压电平。平。平。

【技术实现步骤摘要】
半导体存储器设备和操作该半导体存储器设备的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年8月13日在韩国知识产权局提交的韩国专利申请号10
‑
2021
‑
0107605的优先权，该申请的整体公开内容通过引用并入本文。


[0003]本公开涉及电子设备，并且更具体地，涉及半导体存储器设备和操作该半导体存储器设备的方法。

技术介绍

[0004]半导体存储器设备可以形成在二维结构(其中串被水平布置在半导体衬底上)或三维结构(其中串被垂直堆叠在半导体衬底上)中。三维存储器设备是被设计为解决二维存储器设备的集成程度限制的存储器设备，并且可以包括垂直堆叠在半导体衬底上的多个存储器单元。

技术实现思路

[0005]根据本公开的一个实施例，一种半导体存储器设备包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列包括多个存储器单元。外围电路对多个存储器单元之中的被选择的存储器单元执行编程操作。控制逻辑控制外围电路的编程操作。编程操作包括多个编程循环。控制逻辑被配置成控制外围电路，以在多个编程循环中的每个编程循环中，将编程电压施加到与被选择的存储器单元连接的选择字线，将基于至少一个验证电压而确定的第一欠驱动电压施加到选择字线，并且将至少一个验证电压施加到选择字线。第一欠驱动电压处于比至少一个验证电压低的电压电平。
[0006]根据本公开的另一实施例，通过一种操作半导体存储器设备的方法，对包括在存储器单元阵列中的多个存储器单元之中的被选择的存储器单元进行编程。该方法包括多个编程循环。多个编程循环中的每个编程循环包括：确定要在当前编程循环中使用的操作电压；通过使用所确定的操作电压将编程电压施加到被选择的存储器单元；以及对被选择的存储器单元执行验证操作。操作电压包括至少一个验证电压和第一欠驱动电压，该第一欠驱动电压处于比验证电压低的电压电平。在确定要在当前编程循环中使用的操作电压中，基于验证电压来确定第一欠驱动电压。
附图说明
[0007]图1是图示根据本公开的一个实施例的半导体存储器设备的框图。
[0008]图2是图示图1的存储器单元阵列的一个实施例的框图。
[0009]图3A、图3B和图3C是图示图1的存储器单元阵列的不同实施例的图。
[0010]图4是图示包括在图1的半导体存储器设备中的存储器单元的阈值电压分布的一个示例的图。
[0011]图5A是图示在编程操作中包括的多个编程循环之中的一个编程循环中施加到被选择的字线的电压的图。图5B是图示当根据图5A的示例将电压施加到被选择的字线时实际字线上出现的电压的图。
[0012]图6A是图示在编程操作中包括的多个编程循环之中的一个编程循环中施加到被选择的字线的电压的另一图。图6B是图示当根据图6A的示例将电压施加到被选择的字线时实际字线上出现的电压的图。
[0013]图7是图示使用恒定的第一欠驱动电压的编程操作的图。
[0014]图8是图示根据本公开的一个实施例的确定第一欠驱动电压的方法的图。
[0015]图9是图示根据本公开的一个实施例的操作半导体存储器设备的方法的流程图。
[0016]图10是图示图9的步骤S130的一个示例性实施例的流程图。
[0017]图11是图示图9的步骤S130的另一示例性实施例的流程图。
[0018]图12是图示图9的步骤S150的一个示例性实施例的流程图。
[0019]图13是图示图9的步骤S170的一个示例性实施例的流程图。
[0020]图14是图示在验证电压之间施加的第二欠驱动电压和第三欠驱动电压的图。
[0021]图15是图示使用具有恒定差的第二欠驱动电压的编程操作的图。
[0022]图16是图示根据本公开的一个实施例的确定第二欠驱动电压的方法的图。
[0023]图17是图示图9的步骤S130的又一示例性实施例的流程图。
[0024]图18是图示图9的步骤S170的另一示例性实施例的流程图。
[0025]图19是图示在验证电压之间施加的第一过驱动电压和第二过驱动电压的图。
[0026]图20是图示图9的步骤S130的又一示例性实施例的流程图。
[0027]图21是图示图9的步骤S170的又一示例性实施例的流程图。
[0028]图22是图示包括图1的半导体存储器设备的存储器系统的框图。
[0029]图23是图示图22的存储器系统的一个应用示例的框图。
[0030]图24是图示计算系统的框图，该计算系统包括参考图23所描述的存储器系统。
具体实施方式
[0031]对根据本说明书或申请中公开的概念的实施例的具体结构或功能描述进行说明，仅为了描述根据本公开的概念的实施例。根据本公开的概念的实施例可以以各种形式实施，并且不应被解释为限于本说明书或申请中描述的实施例。
[0032]本公开的实施例提供一种能够提高编程速度的半导体存储器设备和一种操作该半导体存储器设备的方法。
[0033]本技术可以提供一种能够提高编程速度的半导体存储器设备和一种操作该半导体存储器设备的方法。
[0034]图1是图示根据本公开的一个实施例的半导体存储器设备的框图。
[0035]参考图1，半导体存储器设备100可以包括存储器单元阵列110、地址解码器120、读取和写入电路130、控制逻辑140和电压生成器150。
[0036]存储器单元阵列110可以包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz通过字线WL连接到地址解码器120。多个存储器块BLK1至BLKz通过位线BL1至BLm连接到读取和写入电路130。多个存储器块BLK1至BLKz中的每个存储器块可以包括多个存储器
单元。作为一个实施例，该多个存储器单元是非易失性存储器单元，并且可以由具有垂直通道结构的非易失性存储器单元来配置。存储器单元阵列110可以被配置为二维结构的存储器单元阵列。根据一个实施例，存储器单元阵列110可以被配置为三维结构的存储器单元阵列。根据本公开的一个实施例，包括在存储器单元阵列110中的多个存储器块BLK1至BLKz中的每个存储器块可以包括多个子块。例如，多个存储器块BLK1至BLKz中的每个存储器块可以包括两个子块。在另一示例中，多个存储器块BLK1至BLKz中的每个存储器块可以包括四个子块。依照根据本公开的一个实施例的半导体存储器设备和操作该半导体存储器设备的方法，包括在存储器块中的子块不限于此，并且存储器块中的每个存储器块中可以包括各种数目的子块。同时，存储器单元阵列中包括的多个存储器单元中的每个存储器单元可以存储至少一位数据。在一个实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储一位数据的单级单元(SLC)。在另一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储两位数据的多级单元(MLC)。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器设备，包括：存储器单元阵列，包括多个存储器单元；外围电路，被配置成对所述多个存储器单元之中的被选择的存储器单元执行编程操作；以及控制逻辑，被配置成控制所述外围电路的所述编程操作，其中所述编程操作包括多个编程循环，其中所述控制逻辑被配置成控制所述外围电路，以在所述多个编程循环中的每个编程循环中，将编程电压施加到与所述被选择的存储器单元连接的选择字线，将基于至少一个验证电压而确定的第一欠驱动电压施加到所述选择字线，并且将所述至少一个验证电压施加到所述选择字线，以及其中所述第一欠驱动电压处于比所述至少一个验证电压低的电压电平。2.根据权利要求1所述的半导体存储器设备，其中所述控制逻辑被配置成基于当前被执行的编程循环的数目来确定所述第一欠驱动电压。3.根据权利要求2所述的半导体存储器设备，其中所述控制逻辑被配置成基于以下方程来确定所述第一欠驱动电压：Vud(i)＝Vvr
‑
k1*i，以及其中i是指示当前编程循环的数目的自然数，Vvr是所述至少一个验证电压，k1是大于0的实数，并且Vud(i)是当前编程循环中的所述第一欠驱动电压。4.根据权利要求1所述的半导体存储器设备，其中所述控制逻辑被配置成基于所述编程电压与所述至少一个验证电压之间的差来确定所述第一欠驱动电压。5.根据权利要求4所述的半导体存储器设备，其中所述控制逻辑被配置成基于以下方程来确定所述第一欠驱动电压：Vvr
‑
Vud(i)＝k2*(Vpgm(i)
‑
Vvr)，以及其中i是指示当前编程循环的数目的自然数，Vvr是所述至少一个验证电压，k2是大于0的实数，Vud(i)是当前编程循环中的所述第一欠驱动电压，并且Vpgm(i)是在所述当前编程循环中施加的所述编程电压。6.根据权利要求1所述的半导体存储器设备，其中第一验证电压、第二验证电压和第三验证电压被用在所述多个编程循环中的至少一个编程循环中，所述第一验证电压处于比所述第二验证电压低的电压电平，所述第二验证电压处于比所述第三验证电压低的电压电平，其中所述控制逻辑被配置成控制所述外围电路，以将编程电压施加到与所述被选择的存储器单元连接的选择字线，将基于所述第一验证电压、所述第二验证电压和所述第三验证电压之中的所述第三验证电压而确定的所述第一欠驱动电压施加到所述选择字线，并且将所述第三验证电压施加到所述选择字线，以及其中所述第一欠驱动电压处于比所述第三验证电压低的电压电平。7.根据权利要求6所述的半导体存储器设备，其中在施加所述第三验证电压之后，所述控制逻辑被配置成控制所述外围电路，以将基于所述第二验证电压和所述第三验证电压而确定的第二欠驱动电压施加到所述选择字线，并且将所述第二验证电压施加到所述选择字线，以及
其中所述第二欠驱动电压处于比所述第二验证电压低的电压电平。8.根据权利要求7所述的半导体存储器设备，其中在施加所述第二验证电压之后，所述控制逻辑被配置成控制所述外围电路，以将基于所述第一验证电压和所述第二验证电压而确定的第三欠驱动电压施加到所述选择字线，并且将所述第一验证电压施加到所述选择字线，以及其中所述第三欠驱动电压处于比所述第一验证电压低的电压电平。9.根据权利要求1所述的半导体存储器设备，其中第一验证电压、第二验证电压和第三验证电压被用在所述多个编程循环中的至少一个编程循环中，所述第一验证电压处于比所述第二验证电压低的电压电平，并且所述第二验证电压处于比所述第三验证电压低的电压电平，其中所述控制逻辑被配置成控制所述外围电路，以将编程电压施加到与所述被选择的存储器单元连接的选择字线，将基于所述第一验证电压、所述第二验证电压和所述第三验证电压之中的所述第一验证电压而确定的所述第一欠驱动电压施加到所述选择字线，并且将所述第一验证电压施加到所述选择字线，以及其中所述第一欠驱动电压处于比所述第一验证电压低的电压电平。10.根据权利要求9所述的半导体存储器设备，其中在施加所述第一验证电压之后，所述控制逻辑被配置成控制所述外围电路，以将基于所述第一验证电压和所述第二验证电压而确定的第一过驱动电压施加到所述选择字线，并且将所述第二验证电压施加到所述选择字线，以及其中所述第一过驱动电压处于比所述第二验证电压高的电压电平。11.根据权利要求10所述的半导体存储器设备，其中在施加所述第二验证电压之后，所述控制逻辑被配置成控制所述外围电路，以将基于所述第二验证电压和所述第三验证电压而确定的第二过驱动电压施加到所述选择字线，并且将所...

【专利技术属性】
技术研发人员：郑胜根，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：