半导体存储器装置及其操作方法制造方法及图纸

本申请涉及半导体存储器装置及其操作方法。一种半导体存储器装置包括：存储器单元阵列电路和驱动力调整电路。存储器单元阵列电路包括多个存储器单元。驱动力调整电路基于多个存储器单元是否被编程而调整相应的多个验证通过电压的驱动力。通过电压的驱动力。通过电压的驱动力。

【技术实现步骤摘要】
半导体存储器装置及其操作方法


[0001]各种实施方式总体上涉及半导体存储器装置及其操作方法，并且更具体地，涉及能够通过向多条字线施加验证通过电压来执行验证操作的半导体存储器装置及其操作方法。

技术介绍

[0002]一般而言，半导体存储器装置分为易失性存储器装置和非易失性存储器装置。易失性存储器装置和非易失性存储器装置能够使用施加到其的电力来执行存储数据或输出所存储的数据的数据处理操作。易失性存储器装置的优点在于数据处理速度快，但缺点在于需要为了保持所存储的数据而持续地供电。非易失性存储器装置的优点在于不需要为了保持所存储的数据而持续地供电，但缺点在于数据处理速度慢。
[0003]近期，随着半导体存储器装置的工艺和设计技术的显著发展，易失性存储器装置的数据处理速度与非易失性存储器装置的数据处理速度之间的差异已经显著减小。因此，近来，非易失性存储器装置备受关注。
[0004]非易失性存储器装置的代表性示例是具有串结构的NAND型闪存装置，在该串结构中多个存储器单元串联联接。NAND型闪存装置的每个存储器单元包括浮栅。因此，存储器单元可以通过经由福勒
‑
诺德海姆(Fowler
‑
Nordheim)隧穿方法将电子引入到浮栅中或从浮栅中释放电子来存储逻辑“高”数据或逻辑“低”数据。
[0005]包括NAND型闪存装置的非易失性存储器装置执行编程操作以便将数据存储在存储器单元中，并且执行读取操作以便输出存储器单元中所存储的数据。此外，非易失性存储器装置在编程操作之前执行擦除操作以便擦除存储器单元中所存储的数据。编程操作、读取操作和擦除操作中的每一个涉及验证操作。验证操作是验证期望的数据是否根据编程操作、读取操作和擦除操作而准确地存储在存储器单元中的操作。
[0006]非易失性存储器装置的每个存储器单元基于在编程操作中在一个存储器单元中存储的数据的分布数量而定义为单级单元、多级单元、三级单元或四级单元。单级单元存储与一位相对应的两个逻辑数据，多级单元存储与两位相对应的四个逻辑数据，三级单元存储与三位相对应的八个逻辑数据，并且四级单元存储与四位相对应的十六个逻辑数据。
[0007]近来，存储器单元正朝着其内所存储的数据的分布数量增加的方向发展。存储器单元中存储的数据的分布数量逐渐增加的事实意味着需要精确地区分数据的分布。与此相关的操作是半导体存储器装置的验证操作。
[0008]半导体存储器装置针对验证操作花费了相对大量的时间。因此，随着每个存储器单元中存储的数据的分布数量逐渐增加，验证操作的操作时间逐渐增加。另外，半导体存储器装置针对验证操作消耗相对大量的电力。因此，随着每个存储器单元中存储的数据的分布数量逐渐增加，验证操作中的功耗逐渐增加。

技术实现思路

[0009]在实施方式中，一种半导体存储器装置可以包括：存储器单元阵列电路，其包括联接至多条字线的多个存储器单元；以及驱动力调整电路，其被配置为基于多个存储器单元当中的至少一个存储器单元是否被编程来调整向多条字线施加的相应的多个验证通过电压的驱动力。
[0010]在实施方式中，一种用于操作半导体存储器装置的方法可以包括：获得验证操作信息；基于验证操作信息设置相应的多个验证通过电压的驱动力；通过验证电压驱动多条字线当中与验证目标存储器单元相对应的被选字线，并且通过多个验证通过电压驱动多条字线当中的未选字线；以及对验证目标存储器单元执行验证操作。
附图说明
[0011]图1是例示根据本公开的实施方式的半导体存储器装置的配置的框图。
[0012]图2是例示根据本公开的实施方式的半导体存储器装置的部分配置的框图。
[0013]图3是用于示出图2的驱动力调整电路的示意操作的示意图。
[0014]图4是例示与图3有关的各种示例的示意图。
[0015]图5是例示用于操作图1至图4的半导体存储器装置的方法的流程图。
具体实施方式
[0016]本公开的描述是结构性描述和/或功能性描述的实施方式。本公开的权利范围不应被解释为限于说明书中描述的实施方式。也就是说，本公开的权利范围应理解为包括可以实现技术精神的等同物，因为实施方式可以以各种方式修改并且可以具有各种形式。此外，本公开中提出的目的或效果并不意味着特定实施方式应包括所有目的或效果或仅包括这些效果。因此，本公开的权利范围不应被理解为受此限制。
[0017]本申请中所描述的术语的含义应如下理解。
[0018]诸如“第一”和“第二”之类的术语用于将一个元件与另一元件区分开，并且本公开的范围不应受这些术语的限制。例如，第一元件可以被命名为第二元件。同样，第二元件可以被命名为第一元件。
[0019]单数的表达应理解为包括复数表达，除非上下文另有明确说明。诸如“包括”或“具有”之类的术语应理解为表示存在设定的特征、数量、步骤、操作、元件、部件或其组合，不排除存在或添加一个或更多个其它特征、数量、步骤、操作、元件、部件或其组合的可能性。
[0020]在每个步骤中，为了便于描述，使用了符号(例如，a、b和c)并且符号不描述步骤的次序。除非在上下文中清楚地描述了特定次序，否则这些步骤可以以与上下文中描述的次序不同的次序来执行。也就是说，这些步骤可以基于所描述的次序来执行，可以与所描述的次序基本上同时执行，或者可以以所描述的次序的相反次序来执行。
[0021]除非另有定义，否则本文使用的所有术语(包括技术术语或科学术语)具有与本领域技术人员通常理解的含义相同的含义。常用词典中定义的术语应解释为具有与在相关技术的上下文中的含义相同的含义，并且不应解释为具有理想或过分形式的含义，除非在本申请中清楚地定义。
[0022]在下文中，将在下面通过实施方式的各种示例参照附图来描述半导体存储器装置
及其操作方法。
[0023]各种实施方式涉及能够通过基于多个存储器单元是否被编程而调整向多条字线施加的多个验证通过电压的驱动力来执行验证操作的半导体存储器装置及其操作方法。
[0024]图1是例示根据本公开的实施方式的半导体存储器装置的配置的框图。
[0025]参照图1，半导体存储器装置可以包括存储器单元阵列电路1000、操作驱动电路2000和操作控制电路3000。
[0026]存储器单元阵列电路1000可以是用于存储数据的组件。存储器单元阵列电路1000可以包括多个存储块电路BK1至BKn(n是自然数)。多个存储块电路BK1至BKn中的每一个可以包括用于存储数据的多个存储器单元。多个存储器单元可以具有串结构，在该串结构中多个存储器单元在附图的垂直方向上串联联接。多个存储器单元可以分别联接至多条字线WL1至WLn和多条位线BL1至BLm(m是自然数)，以具有矩阵结构。如稍后将再次描述的，多条字线WL1至WLn可以被字线驱动电路2200根据编程操作、读取操作、擦除操作和验证操作而驱动到预设电压。多条位线BL1至BLm可以基于存储器单元中存储的数据或要存储在存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，该半导体存储器装置包括：存储器单元阵列电路，所述存储器单元阵列电路包括联接至多条字线的多个存储器单元；以及驱动力调整电路，所述驱动力调整电路基于所述多个存储器单元当中的至少一个存储器单元是否被编程来调整向所述多条字线施加的相应的多个验证通过电压的驱动力。2.根据权利要求1所述的半导体存储器装置，其中，所述多个验证通过电压包括驱动力不同的第一验证通过电压和第二验证通过电压，并且其中，所述驱动力调整电路向所述多条字线当中的未选字线施加所述第一验证通过电压和所述第二验证通过电压。3.根据权利要求2所述的半导体存储器装置，其中，所述驱动力调整电路向与所述多个存储器单元当中处于已编程状态的存储器单元相对应的未选字线施加所述第一验证通过电压，并且向与所述多个存储器单元当中处于擦除状态的存储器单元相对应的未选字线施加所述第二验证通过电压。4.根据权利要求2所述的半导体存储器装置，其中，在验证操作中，所述第一验证通过电压的目标电平不同于所述第二验证通过电压的目标电平。5.根据权利要求4所述的半导体存储器装置，其中，所述第一验证通过电压的目标电压电平高于所述第二验证通过电压的目标电压电平。6.根据权利要求2所述的半导体存储器装置，其中，所述第一验证通过电压和所述第二验证通过电压各自具有与所述多个存储器单元当中处于已编程状态的存储器单元的数量相对应的驱动力和所述多个存储器单元当中处于擦除状态的存储器单元的数量相对应的驱动力。7.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：多个页缓冲器电路，所述多个页缓冲器电路通过接收从所述存储器单元阵列电路传送的数据来执行验证操作，其中，基于所述多个存储器单元当中处于已编程状态的存储器单元的数量和处于擦除状态的存储器单元的数量来调整所述多个页缓冲器电路的验证操作时间点。8.根据权利要求2所述的半导体存储器装置，其中，所述驱动力调整电路基于验证目标存储器单元的位置和编程方向来向所述未选字线施加所述第一验证通过电压和所述第二验证通过电压。9.根据权利要求2所述的半导体存储器装置，其中，所述第一验证通过电压和所述第二验证通过电压中的每一个具有与验证目标存储器单元的位置和编程方向相对应的驱动力。10.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：多个页缓冲器电路，所述多个页缓冲器电路通过接收从所述存储器单元阵列电路传送的数据来执行验证操作，其中，基于验证目标存储器单元的位置和编程方向来调整所述多个页缓冲器电路的验证操作时间点。11.根据权利要求1所述的半导体存储器装置，其中，所述驱动力调整电路包括：验证控制电路，所述验证控制电路基于与所述多个存储器单元当中的至少一个存储器单元是否被编程相对应的验证操作信息来生成选择电压信息和选择字线信息；
电压生成电路，所述电压生成电路基于所述选择电压信息设置所述多个验证通过电压中的每一个的驱动力；以及字线驱动电路，所述字线驱动电路基于所述选择字线信息通过所述多个验证通过电压来驱动所述多条字线。12.根...

【专利技术属性】
技术研发人员：崔亨进，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：