模拟神经存储器中的并发写入和验证操作制造技术

公开了使得能够实现并发的写入和验证操作的模拟神经存储器系统的多个实施方案。在一些实施方案中，并发的操作发生在存储器的不同存储体之间。在其他实施方案中，并发的操作发生在存储器的不同块之间，其中每个块包括存储器的两个或更多个存储体。这些实施方案显著减小模拟神经存储器系统中权重写入和验证操作的定时开销。的定时开销。的定时开销。

【技术实现步骤摘要】
【国外来华专利技术】模拟神经存储器中的并发写入和验证操作
[0001]本申请要求2020年8月25日提交并且名称为
″
模拟神经存储器中的并发写入和验证操作(Concurrent Write And Verify Operations In An Analog Neural Memory)
″
的美国临时专利申请第63/070,051号以及2021年3月2日提交并且名称为
″
模拟神经存储器中的并发写入和验证操作(Concurrent Write And Verify Operations In An Analog Neural Memory)
″
的美国专利申请第17/190,376号的优先权。


[0002]公开了使得能够实现并发的写入和验证操作的模拟神经存储器阵列和相关联电路的多个实施方案。

技术介绍

[0003]人工神经网络模拟生物神经网络(动物的中枢神经系统，特别是大脑)，并且用于估计或近似可取决于大量输入并且通常未知的函数。人工神经网络通常包括互相交换消息的互连<br/>″
本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种模拟神经存储器系统，包括：第一存储体，所述第一存储体包括第一阵列的非易失性存储器单元；第二存储体，所述第二存储体包括第二阵列的非易失性存储器单元；由所述第一存储体和所述第二存储体共享的写入电路；由所述第一存储体和所述第二存储体共享的感测电路；和控制电路，用于并发地执行利用所述写入电路在所述第一存储体和所述第二存储体中一者上的写入操作以及利用所述感测电路在所述第一存储体和所述第二存储体中另一者上的验证操作。2.根据权利要求1所述的系统，其中所述第一存储体包括第三阵列的非易失性存储器单元，并且所述第二存储体包括第四阵列的非易失性存储器单元。3.根据权利要求1所述的系统，其中所述第一存储体中的所述非易失性存储器单元和所述第二存储体中的所述非易失性存储器单元是共享栅非易失性存储器单元。4.根据权利要求1所述的系统，其中所述第一存储体中的所述非易失性存储器单元和所述第二存储体中的所述非易失性存储器单元是分裂栅非易失性存储器单元。5.根据权利要求1所述的系统，其中所述第一存储体通过第一写入复用器耦接到所述写入电路并且通过第一读取复用器耦接到所述感测电路。6.根据权利要求5所述的系统，其中所述第二存储体通过第二写入复用器耦接到所述写入电路并且通过第二读取复用器耦接到所述感测电路。7.根据权利要求6所述的系统，其中所述第一存储体通过列复用器耦接到所述第二存储体。8.一种在模拟神经存储器中执行并发的写入和验证操作的方法，所述模拟神经存储器包括第一存储体和第二存储体，所述第一存储体包括第一阵列的非易失性存储器单元，所述第二存储体包括第二阵列的非易失性存储器单元，所述方法包括：并发地执行在所述第一存储体和所述第二存储体中一者上的写入操作以及在所述第一存储体和所述第二存储体中另一者上的验证操作。9.根据权利要求8所述的方法，其中所述第一存储体包括第三阵列的非易失性存储器单元，并且所述第二存储体包括第四阵列的非易失性存储器单元。10.根据权利要求8所述的方法，其中所述第一存储体中的所述非易失性存储器单元和所述第二存储体中的所述非易失性存储器单元是共享栅非易失性存储器单元。11.根据权利要求8所述的方法，其中所述第一存储体中的所述非易失性存储器单元和所述第二存储体中的所述非易失性存储器单元是...

【专利技术属性】
技术研发人员：H，
申请(专利权)人：硅存储技术股份有限公司，
类型：发明
国别省市：